本实用新型涉及半导体技术领域，特别涉及一种高功率密度TVS (Transient Voltage Suppressors)器件。
背景技术：
TVS是电源口防护方案必选的器件，由于室内的测试等级相对室外更低，一些小功率的TVS就可以满足应用要求，但对于室外更高等级的测试要求，比如8/20&1.2/50组合波测试要求通过1000V甚至更高的电压等级，就需要更大功率的TVS来防护，相应TVS的封装尺寸也就越来越大，不能满足现有电路设计的需求。
目前有一些TVS采用双叠片的工艺实现小封装高功率密度，但现有的双叠片工艺两个芯片中间采用锡膏或焊锡条实现，封装良率相对较低，出现芯片偏移、倾斜、电压单边不良、漏电流偏大、锡珠等异常。本实用新型主要解决的技术问题是提供一种高功率密度TVS 器件。
技术实现要素：
为解决上述技术问题，本实用新型中两芯片的结合是通过硅硅键合工艺实现，实现高功率密度TVS，可以达到更高的良率，解决了大批量量产的问题。
本实用新型采用的技术方案是：
一种高功率密度TVS器件，包括两个完全相同的TVS芯片，且该两个芯片按照轴对称且晶向对准的方式键合在一起，上下两面金属化且通过锡焊连接固定框架。
所述TVS芯片为P型或N型双面抛光硅衬底片，其正面和反面经氧化处理且均有N型和P型掺杂区域，正面的氧化膜保留且开有接触孔，接触孔内金属化处理，反面的氧化膜去除且经表面活化处理。
上述高功率密度TVS器件的制造方法，包括：
步骤A：在P型或N型双面抛光硅衬底片上，正面和背面同时生长薄氧化层并去除，用于去除表面应力及沾污；
步骤B：在P型或N型硅衬底片上，正面和背面同时生长厚氧化层，用于后续掩模；
步骤C：芯片正面用光刻胶掩模开出N型或P型掺杂区域窗口；
步骤D：芯片背面用光刻胶掩膜开出N型或P型掺杂区域窗口；
步骤E：去除芯片正反面掺杂区域窗口内的氧化层；
步骤F：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤G：芯片正面用光刻胶掩模开出P型或N型掺杂区域窗口；
步骤H：芯片背面用光刻胶掩膜开出P型或N掺杂区域窗口；
步骤I：同时去除芯片正反面掺杂区域窗口内的氧化层；
步骤J：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；
步骤K：在SiC炉中进行高温推阱；
步骤L：用光刻胶掩膜，打开正面接触孔区域窗口；
步骤M：湿法刻蚀去除正面窗口及芯片反面的氧化层；
步骤N：芯片反面表面活化处理；
步骤O：预键合，芯片02反转，芯片01和芯片02实现晶向对准、加热、抽真空，完成两芯片的预键合；
步骤P：室温下真空环境静置24h，然后高温退火固化；
步骤Q：键合芯片正反面金属化；
步骤R：固定框架，凸台上点锡膏；
步骤S：固定芯片到框架；
步骤T：固定另一个框架到芯片；
步骤U：过回流焊炉；
步骤V：塑封；
步骤W：切筋成型。
步骤A中，P型衬底或N型衬底电阻率根据器件的工作电压进行选择，双面抛光硅片，要求CMP开始采用粗抛，后面细抛，采用 2000目的磨具，细模厚度控制在20μm—40μm，这样保证抛光面的平整程度，平整度是影响后续键合质量的关键，生长的牺牲氧化层厚度范围是0.01～0.05μm，消除研磨中产生的机械应力。
步骤B中，厚氧化层的厚度控制在1μm-2.5μm。
步骤K中，高温推阱的温度控制在1150℃以上，推结的时间根据TVS实际的浪涌能力和击穿电压要求进行设定。
步骤N中，芯片反面的活化需要Ar气等离子体处理，处理时间控制在10-30min，促使硅表面产生大量的OH团。
步骤O中，两芯片必须沿晶向对准，加热温度控制在300-400℃，压强控制在1.3Mpa—2Mpa。
步骤P中，预键合后芯片必须在真空环境中静置24小时以上， N2环境下高温退火，温度控制在800-1000℃，时间控制在8-10小时，期间硅界面化学键重组，键合更稳定。
步骤Q中，键合芯片采用冷蒸工艺实现。
本实用新型的有益效果是：本实用新型是一种高功率密度TVS 器件，采用P型或N型双面抛光衬底片，薄氧去除表面应力及沾污，双面同时扩散，形成N+/P衬底/N+结构或P+/N衬底/P+结构；两个芯片通过设备实现预键合，高温N2氛围下退火，进一步强化键合强度，从而实现大功率密度TVS器件，满足户外更高浪涌能量的冲击要求。
附图说明
图1是本实用新型的高功率密度TVS器件的制造方法步骤A的状态示意图。
图2是本实用新型的高功率密度TVS器件的制造方法步骤B的状态示意图。
图3是本实用新型的高功率密度TVS器件的制造方法步骤C的状态示意图。
图4是本实用新型的高功率密度TVS器件的制造方法步骤D的状态示意图。
图5是本实用新型的高功率密度TVS器件的制造方法步骤E的状态示意图。
图6是本实用新型的高功率密度TVS器件的制造方法步骤F的状态示意图。
图7是本实用新型的高功率密度TVS器件的制造方法步骤G的状态示意图。
图8是本实用新型的高功率密度TVS器件的制造方法步骤H的状态示意图。
图9是本实用新型的高功率密度TVS器件的制造方法步骤I的状态示意图。
图10是本实用新型的高功率密度TVS器件的制造方法步骤J的状态示意图。
图11是本实用新型的高功率密度TVS器件的制造方法步骤K的状态示意图。
图12是本实用新型的高功率密度TVS器件的制造方法步骤L的状态示意图。
图13是本实用新型的高功率密度TVS器件的制造方法步骤M 的状态示意图。
图14是本实用新型的高功率密度TVS器件的制造方法步骤N的状态示意图。
图15是本实用新型的高功率密度TVS器件的制造方法步骤O的状态示意图。
图16是本实用新型的高功率密度TVS器件的制造方法步骤P的状态示意图。
图17是本实用新型的高功率密度TVS器件的制造方法步骤Q的状态示意图。
图18是本实用新型的高功率密度TVS器件的制造方法步骤R的状态示意图。
图19是本实用新型的高功率密度TVS器件的制造方法步骤S的状态示意图。
图20是本实用新型的高功率密度TVS器件的制造方法步骤T的状态示意图。
图21是本实用新型的高功率密度TVS器件结构示意图。
图中01和02为TVS芯片，0102为键合面，03为锡焊，04和 05为框架，11和21为氧化膜，12和22为N型掺杂区域，13和23 为P型掺杂区域，14和24为金属凸台。
具体实施方式
下面结合附图和实施例对本实用新型进行进一步的说明。
如图1-20所示：
步骤A：在P型双面抛光硅衬底片上，正面和背面同时生长薄氧化层并去除，用于去除表面应力及沾污；双面抛光的P型衬底，电阻率0.0765Ω·cm，2000目抛光的厚度为20μm，剩余衬底总厚度为 200μm，生长的氧化层厚度范围是0.03μm；
步骤B：在P型硅衬底片上，正面和背面同时生长厚氧化层，用于后续掩模；生长的氧化层厚度范围是2μm；
步骤C：芯片正面用光刻胶掩模开出N型掺杂区域窗口；
步骤D：芯片背面用光刻胶掩膜开出N型掺杂区域窗口；
步骤E：使用湿法刻蚀的方法去除芯片正反面掺杂区域窗口内的氧化层；
步骤F：采用扩散或离子注入进行掺杂的N型元素掺杂；芯片正反面N型掺杂的电阻率控制在0.0318Ω·cm；
步骤G：芯片正面用光刻胶掩模开出P型掺杂区域窗口；
步骤H：芯片背面用光刻胶掩膜开出P型掺杂区域窗口；
步骤I：同时去除芯片正反面掺杂区域窗口内的氧化层；
步骤J：采用扩散或离子注入进行掺杂的N型或P型元素掺杂；芯片正反面P型掺杂的浓度是1×1020cm-3；
步骤K：在SiC炉中进行高温推阱；高温推阱的温度控制在 1250℃，推结时间380min；
步骤L：用光刻胶掩膜，打开正面接触孔区域窗口；
步骤M：湿法刻蚀去除正面窗口及芯片反面的氧化层；
步骤N：芯片反面表面活化处理；芯片反面的活化需要Ar气等离子体处理30min，表面产生大量的OH团；
步骤O：预键合，芯片02反转，芯片01和芯片02实现晶向对准、加热、抽真空，完成两芯片的预键合；芯片01和芯片02必须沿 <111>晶向对准，加热温度控制在400℃，压强控制在1.3Mpa；
步骤P：预键合后芯片必须在真空N2环境中静置24小时,N2环境下高温退火，温度控制在900度，时间控制在8小时；
步骤Q：键合芯片正反面金属化；键合芯片采用冷蒸工艺实现，温度控制在180℃,蒸发时间6小时；
步骤R：固定框架，凸台上点锡膏；
步骤S：固定芯片到框架；
步骤T：固定另一个框架到芯片；
步骤U：过回流焊炉；
步骤V：塑封；
步骤W：切筋成型。
如图21所示，本实用新型的高功率密度TVS器件，包括两个完全相同的TVS芯片01、02，且该两个芯片按照轴对称且晶向对准的方式键合在一起，上下两面金属化且通过锡03连接固定框架04、05； TVS芯片为P型或N型双面抛光硅衬底片，其正面和反面经氧化处理且均有N型和P型掺杂区域，正面的氧化膜保留且开有接触孔，接触孔内金属化处理，反面的氧化膜去除且经表面活化处理。
以上已将本实用新型做详细说明，但以上所述，仅为本实用新型的较好的实施例，不应当限定本实用新型实施的范围。即，凡是根据本实用新型申请范围所作的等效变化与修饰等，都应仍然属于本实用新型的专利涵盖范围内。