磁随机存取存储器(MRAM)位单元中的高纵横比垂直互连存取(通孔)互连的制作方法

本申请要求于2016年6月24日提交的题为“highaspectratioverticalinterconnectaccess(via)interconnectionsinmagneticrandomaccessmemory(mram)bitcells”的美国专利申请序列号15/192,068的优先权，其全部内容通过引用并入本文。

本公开的技术一般地涉及磁随机存取存储器(mram)位单元，并且更具体地涉及磁隧道结(mtj)与mram位单元的存取晶体管之间的互连。

背景技术：

半导体存储设备用于电子设备中的集成电路(ic)中以提供数据存储。半导体存储设备的一个示例是磁随机存取存储器(mram)。mram是非易失性存储器，其中数据通过对mram位单元的一部分的磁隧道结(mtj)进行编程来被存储。mram的一个优点在于，mtj即使在电源关闭时也可以保留存储的信息。这是因为，数据被存储在作为小磁性元件的mtj中而不是作为电荷或电流。

图1是mram位单元100的示意图，该mram位单元100包括mtj102以存储可以在ic中的mram阵列中提供的非易失性数据。提供金属氧化物半导体(mos)(通常为n型mos，即，nmos)存取晶体管104(“存取晶体管104”)以控制对mtj102的读取和写入。存取晶体管104的漏极节点(d)耦合到mtj102的底部电极106，底部电极106耦合到mtj102的钉扎层108。字线(wl)耦合到存取晶体管104的栅极节点(g)。存取晶体管104的源极节点(s)通过源极线(sl)耦合到电压源(vs)。电压源(vs)在源极线(sl)上提供电压(vsl)。位线(bl)耦合到mtj102的顶部电极110，顶部电极110耦合到mtj102的自由层112。钉扎层108和自由层112由隧道势垒层114分开。可以改变自由层112的磁取向，但是钉扎层108的磁取向保持固定或“钉扎”。因此，数据可以基于自由层112的磁取向来被存储在mtj102中。当钉扎层108和自由层112的磁取向彼此反平行(ap)时，存在第一存储器状态(例如，逻辑“1”)。当钉扎层108和自由层112的磁取向彼此平行(p)时，存在第二存储器状态(例如，逻辑“0”)。

当将数据写入图1中的mtj102时，通过激活字线(wl)来激活存取晶体管104的栅极节点(g)。位线(bl)上的电压(vbl)与源极线(sl)上的电压(vsl)之间的电压差被施加。结果，在存取晶体管104的漏极节点(d)与源极节点(s)之间生成写入电流(i)。如果图1中的mtj102的磁取向将要从ap改变为p，则生成从顶部电极110流到底部电极106的写入电流(iap-p)，以相对于钉扎层108将自由层112的磁取向改变为p。如果磁取向将要从p改变为ap，则生成从底部电极106流到顶部电极110的写入电流(ip-ap)，以相对于钉扎层108将自由层112的磁取向改变为ap。通过在写入电流(i)流过mtj102时感测电阻，钉扎层108和自由层112的磁取向可以被感测以读取存储在mtj102中的数据。

制造工艺的进步允许节点按比例缩小以减小芯片面积和/或增加ic中的半导体器件的数目。然而，制造工艺限制可能限制在ic中按比例缩小互连(线或岛)。例如，在包括mram位单元100的ic中，存取晶体管104通常设置在ic的衬底处或附近的有源区中。mtj102通常设置在ic的高互连层(例如，金属层)处，以便于ic中的针对位线(bl)的外部连接。因此，底部电极106通过漏极列来互连到存取晶体管104的漏极节点(d)，该漏极列包括相应互连层的多个中间互连(线或岛)。这些互连(线或岛)通常通过对相应的互连层的光刻工艺来形成。然而，由于光刻工艺的限制，每个互连线和/或岛需要最小的面积，并且与相邻的互连(线或岛)分开最小距离。因此，所得到的互连线节距(即，从互连(线或岛)的中心到相邻互连(线或岛)的中心的距离)限制了可以在ic中形成的互连(线或岛)的数目，并且因此限制了用以互连其中的半导体器件的互连路径的数目。因此，尽管先进的制造工艺可以减小ic中的半导体元件(诸如晶体管)的尺寸，但是与形成用以互连半导体元件和器件的互连(线或岛)相关联的限制可能限制可以在ic中互连的半导体器件的数目，并且因此也限制进一步按比例缩小器件，诸如图1中的mram位单元100。

技术实现要素：

在具体实施方式中公开的各方面包括磁随机存取存储器(mram)位单元中的高纵横比垂直互连存取(通孔)互连。集成电路(ic)制造的进步允许减小有源半导体区域中的晶体管的漏极与源极之间的距离，这可以用于减小mram阵列的尺寸。然而，mram阵列的传统mram位单元可以依赖于跨多个互连层而设置的互连线(例如，金属线)和/或岛(例如，金属岛)以用于内部连接以及到mram阵列的元件的连接。例如，传统的mram位单元包括用于读取和写入数据的存取晶体管、以及用于存储数据的磁隧道结(mtj)。在这方面，传统的mram位单元可以依赖于作为源极线的互连线以及与互连线相邻的互连岛，以将存取晶体管的漏极互连到mtj。因此，传统的mram位单元可以采用至少两个相邻的互连来在mram阵列内操作。因此，在传统的mram位单元中，互连线节距(即，从互连(线或岛)的中心到相邻互连(线或岛)的中心的距离)可能限制mram位单元节距(即，从mram位单元的中心到相邻的mram位单元的中心的距离)。例如，因为传统的mram位单元采用至少两个相邻的互连(线或岛)，传统的mram位单元节距是至少两个相邻互连的节距，或者是互连线节距的至少两倍。

在这方面，本文中公开的示例性mram位单元包括耦合列，该耦合列互连mram位单元的存取晶体管和mram位单元的mtj。耦合列跨ic中的多个互连层而被设置。在示例性方面，耦合列包括高纵横比通孔。在另一示例性方面，高纵横比通孔直接连接在耦合到存取晶体管的漏极的漏极接触件与mtj的端电极之间，使得在耦合列中不提供其他互连(线或岛)。高纵横比通孔允许耦合列设置在相邻互连之间而不增加现有互连线节距，因此尽管存在互连线节距制造限制，但是允许mram位单元节距的减小。例如，在某些方面，可以实现mram位单元节距减小高达百分之五十(50)。

此外，在传统的mram位单元中，垂直互连(即，垂直相邻的互连(线或岛)的耦合)通过互连通孔来实现。然而，由于制造限制而可能发生的互连通孔未对准会影响互连电阻。此外，互连通孔未对准可能导致相邻互连(线或岛)之间的通孔金属短路。在这方面，在某些方面，耦合列在自对准工艺流程中被设置，并且不依赖于互连通孔。因此，在示例性方面，避免了在传统mram位单元中的与互连通孔未对准相关联的通孔金属短路的可能性和电阻。

在这方面，在一个方面，提供了一种mram位单元。mram位单元包括衬底和设置在衬底上方的有源半导体层。有源半导体层包括存取晶体管，该存取晶体管包括栅极、源极和漏极。mram位单元进一步包括耦合到存取晶体管的源极的源极接触件和耦合到存取晶体管的漏极的漏极接触件。mram位单元进一步包括介电层，该介电层包括设置在有源半导体层上方的多个互连层。每个互连层包括至少一个互连线。mram位单元进一步包括源极线，该源极线包括多个互连层中的第一互连层的互连线，其中源极线耦合到源极接触件。mram位单元进一步包括跨多个互连层中的在漏极接触件与mtj之间的至少两个互连层而被设置的mtj耦合列。mtj耦合列包括通孔，该通孔将mtj的第一端电极耦合到漏极接触件而没有耦合到至少两个互连层中的任何互连线。mtj包括设置在第一端电极与第二端电极之间的隧道结。mram位单元进一步包括位线，该位线包括多个互连层中的第二互连层的互连线。位线耦合到mtj的第二端电极。

在另一方面，提供了一种mram位单元阵列。mram位单元阵列包括多个mram位单元，每个mram位单元包括衬底和设置在衬底上方的有源半导体层。有源半导体层包括存取晶体管，该存取晶体管包括栅极、源极和漏极。每个mram位单元进一步包括耦合到存取晶体管的源极的源极接触件和耦合到存取晶体管的漏极的漏极接触件。每个mram位单元进一步包括介电层，该介电层包括设置在有源半导体层上方的多个互连层。每个互连层包括至少一个互连线。每个mram位单元进一步包括源极线，该源极线包括多个互连层中的第一互连层的互连线。源极线耦合到源极接触件。每个mram位单元进一步包括跨多个互连层中的在漏极接触件与mtj之间的至少两个互连层而被设置的mtj耦合列。mtj耦合列包括通孔，该通孔将mtj的第一端电极耦合到漏极接触件而没有耦合到至少两个互连层中的任何互连线。mtj包括设置在第一端电极与第二端电极之间的隧道结。每个mram位单元进一步包括位线，该位线包括多个互连层中的第二互连层的互连线。位线耦合到mtj的第二端电极。在mram位单元阵列中，多个mram位单元中的第一mram位单元的通孔设置在多个mram位单元中的第一mram位单元的源极线与多个mram位单元中与第一mram位单元相邻设置的第二mram位单元的源极线之间。此外，在mram位单元阵列中，第一mram位单元的源极线和第二mram位单元的源极线分开互连线节距。

在另一方面，提供了一种在ic中制造高纵横比通孔的方法。该方法包括提供ic，该ic包括衬底和设置在衬底上方的有源半导体层。有源半导体层包括存取晶体管，该存取晶体管包括栅极、源极和漏极。ic进一步包括耦合到存取晶体管的源极的源极接触件和耦合到存取晶体管的漏极的漏极接触件。ic进一步包括介电层，该介电层包括设置在有源半导体层上方的多个互连层。每个互连层包括至少一个互连线。ic进一步包括源极线，该源极线包括多个互连层中的第一互连层的互连线。源极线耦合到源极接触件。该方法进一步包括在介电层中形成向下到漏极接触件的通孔开口以暴露漏极接触件。该方法进一步包括利用导电材料填充通孔开口。该方法进一步包括在导电材料上方形成mtj。该方法进一步包括在mtj上方形成位线。

附图说明

图1是包括磁隧道结(mtj)的磁随机存取存储器(mram)位单元的示意图，mram位单元可以在集成电路(ic)中的mram位单元阵列中提供；

图2是mram位单元阵列的传统mram位单元的布局的侧视图；

图3是图2所示的传统mram位单元的布局的俯视图；

图4是包括高纵横比垂直互连存取(通孔)互连的示例性mram位单元的布局的侧视图，高纵横比垂直互连存取(通孔)互连用以提供可以在ic中的mram位单元阵列中提供的高密度mram位单元；

图5是图4所示的示例性mram位单元的布局的俯视图；

图6是示出用于制造示例性mram位单元的示例性过程的流程图，该示例性mram位单元包括高纵横比通孔互连以提供可以在ic中的mram阵列中提供的高密度mram位单元；

图7a至图7o是示例性mram的截面图，示出了用于制造图4和图5所示的示例性mram位单元的示例性过程的各方面；以及

图8是可以包括图4和图5的mram位单元的示例性的基于处理器的系统的框图。

具体实施方式

现在参考附图，描述本公开的若干示例性方面。本文中使用的单词“示例性”表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不必被解释为比其他方面更优选或更具优势。

在具体实施方式中公开的各方面包括磁随机存取存储器(mram)位单元中的高纵横比垂直互连存取(通孔)互连。集成电路(ic)制造的进步允许减小有源半导体区域中的晶体管的漏极与源极之间的距离，这可以用于减小mram阵列的尺寸。然而，mram阵列的传统mram位单元可以依赖于跨多个互连层而设置的互连线(例如，金属线)和/或岛(例如，金属岛)以用于内部连接以及到mram阵列的元件的连接。例如，传统的mram位单元包括用于读取和写入数据的存取晶体管、以及用于存储数据的磁隧道结(mtj)。在这方面，传统的mram位单元可以依赖于作为源极线的互连线以及与互连线相邻的互连岛，以将存取晶体管的漏极互连到mtj。因此，传统的mram位单元可以采用至少两个相邻的互连来在mram阵列内操作。因此，在传统的mram位单元中，互连线节距(即，从互连(线或岛)的中心到相邻互连(线或岛)的中心的距离)可能限制mram位单元节距(即，从mram位单元的中心到相邻的mram位单元的中心的距离)。例如，因为传统的mram位单元采用至少两个相邻的互连(线或岛)，传统的mram位单元节距是至少两个相邻互连的节距，或者是互连线节距的至少两倍。

在这方面，本文中公开的示例性mram位单元包括耦合列，该耦合列互连mram位单元的存取晶体管和mram位单元的mtj。耦合列跨ic中的多个互连层而被设置。在示例性方面，耦合列包括高纵横比通孔。在另一示例性方面，高纵横比通孔直接连接在耦合到存取晶体管的漏极的漏极接触件与mtj的端电极之间，使得在耦合列中不提供其他互连(线或岛)。高纵横比通孔允许耦合列设置在相邻互连之间而不增加现有互连线节距，因此尽管存在互连线节距制造限制，但是允许mram位单元节距的减小。例如，在某些方面，可以实现mram位单元节距减少高达百分之五十(50)。

此外，在传统的mram位单元中，垂直互连(即，垂直相邻的互连(线或岛)的耦合)通过互连通孔来实现。然而，由于制造限制而可能发生的互连通孔未对准会影响互连电阻。此外，互连通孔未对准可能导致相邻互连(线或岛)之间的通孔金属短路。在这方面，在某些方面，耦合列在自对准工艺流程中被设置，并且不依赖于互连通孔。因此，在示例性方面，避免了在传统mram位单元中的与互连通孔未对准相关联的通孔金属短路的可能性和电阻。

在转向示例性方面之前，将描述mram位单元的布局。在这方面，图2是穿过a1-a1线的传统mram位单元202的布局200的侧视图。mram位单元202包括衬底204和设置在衬底204上的有源半导体层206。有源半导体层206包括存取晶体管208，存取晶体管208包括源极210、栅极212和漏极214。mram位单元202进一步包括接触层216，接触层216包括源极接触件218和漏极接触件220。

mram位单元202进一步包括介电层222，介电层222包括第一金属互连层(m1)224、第二金属互连层(m2)226、第三金属互连层(m3)228和第四金属互连层(m4)230，其中互连(线或岛)被设置以在其中的半导体元件之间建立互连路径。在这方面，互连线232设置在第一金属互连层(m1)224中以向mram位单元202提供源极线(sl)。具体地，互连线232被设置为与源极接触件218接触，以将mram位单元202的存取晶体管208的源极210互连到相应的mram阵列(未示出)的源极线(sl)。此外，互连岛234、236和238分别设置在第一金属互连层(m1)224、第二金属互连层(m2)226和第三金属互连层(m3)228中，以在mram位单元202中提供垂直互连。特别地，互连岛234、236、238通过互连通孔240、242互连以提供漏极列244，漏极列244将mram位单元202的存取晶体管208的漏极214电耦合到mtj246，mtj246在mram位单元202中设置在较高位置处。特别地，互连通孔240分别在界面248和250处与互连岛234和236互连，以互连互连岛234和236。此外，互连通孔242分别在界面252和254处与互连岛236和238互连，以互连互连岛236和238。另外，互连线256设置在第四金属互连层(m4)230中，并且耦合到mtj246以向mram位单元202提供位线(bl)。mtj246包括耦合到互连岛238的第一端电极258和耦合到互连线256的第二端电极260。在操作中，mram位单元202作为图1所示的mram位单元100进行操作，并且因此本文中省略了进一步描述。

用于布置诸如互连线232和互连岛234、236、238等互连的制造工艺具有防止按比例缩小mram位单元202的若干限制。例如，用于布置互连线232和互连岛234的光刻工艺中的制造限制提供最小互连线节距262。此外，光刻工艺中的制造限制还针对其中的互连提供最小宽度264(为了清楚，仅示出了互连线232的宽度264)。因此，节距262和宽度264导致互连线232与相邻互连岛234之间的最小间隔266。

为了进一步说明mram位单元202的特性，提供了图3。图3是图2所示的mram位单元202的布局200的俯视图。具体地，图3示出了与图2中提供的侧视图相对应的a1-a1截面线。在这方面，图3示出了存取晶体管208的源极210、栅极212和漏极214，其中栅极212以字线(wl)300的形式提供。图3进一步示出了设置在衬底204上的相邻的mram位单元302的元件。例如，图3示出了相邻的mram位单元302的存取晶体管310的源极304、栅极306和漏极308。此外，图3示出了用于向相邻的mram位单元302提供源极线(sl)的互连线314和互连岛312。此外，图3示出了mram位单元202中的互连线232与互连岛234之间的互连线节距262。

尽管制造方面的进步可以使得能够通过将漏极214设置得更靠近源极210来减小存取晶体管208的尺寸，但是mram位单元202的按比例缩小受到互连线节距262的限制。具体地，mram位单元202需要至少两个互连以连接到存取晶体管208(即，互连线232和互连岛234)。因此，mram位单元节距316(即，从mram位单元202的中心到相邻的mram位单元302的中心的距离)是其中的互连线节距262的至少两倍。

图4是包括高纵横比通孔互连的示例性mram位单元402的布局400的侧视图，高纵横比通孔互连用以提供可以在ic中的mram位单元阵列中提供的高密度mram位单元。mram位单元402包括高纵横比通孔404，其提供mtj耦合列406以将mtj408互连到存取晶体管412的漏极410。例如，高纵横比通孔404具有至少为十(10)的高度到宽度(hv到wv)纵横比。此外，高纵横比通孔404具有耦合到设置在高纵横比通孔404上方的mtj408的顶端414。在一个方面，高纵横比通孔404的顶端414直接连接到mtj。此外，高纵横比通孔404设置在漏极接触件416上方，并且具有耦合到漏极接触件416的底端418。在一个方面，高纵横比通孔404的底端418直接连接到漏极接触件416。此外，高纵横比通孔404设置在互连线420与互连线422之间。互连线420向示例性mram位单元402提供源极线(sl)，并且互连线422向相邻的mram位单元(未示出)提供源极线(sl)。

注意，mram位单元402受到与图2所示的mram位单元202相同的光刻工艺限制。因此，互连线420和422之间的互连线节距424与图2所示的互连线232与互连岛234之间的互连线节距262相同。此外，互连线420和422之间的最小间隔426与图2所示的互连线232与互连岛234之间的最小间隔266相同。因此，图4示出了互连线420和422之间的最小间隔426和互连线节距424。然而，通过使用高纵横比通孔404将mtj408互连到存取晶体管412的漏极接触件416，节点尺寸不受互连线节距424的限制。此外，因为mram位单元402仅使用一个互连线(即，互连线420)来连接到存取晶体管412，与互连线420相邻的互连线422可以用作到相邻的mram位单元(未示出)的源极线(sl)。因此，当高纵横比通孔404的宽度wv小于最小间隔426使得高纵横比通孔404可以设置在互连线420和422之间而不必增加互连线节距424时，可以在诸如衬底428等衬底中设置与mram位单元202的两倍一样多的mram位单元402。

示例性mram位单元402进一步包括设置在衬底428上的有源半导体层430。有源半导体层430包括存取晶体管412，存取晶体管412包括源极432、栅极434和漏极410。有源半导体层430进一步包括相邻的mram位单元(未示出)的源极436。mram位单元402进一步包括接触层438，接触层438包括源极接触件440、漏极接触件416和源极接触件442。源极接触件442与相邻的mram位单元(未示出)相对应并且耦合源极436和互连线422以向相邻的mram位单元(未示出)提供源极线(sl)。

mram位单元402进一步包括介电层444，介电层444包括第一金属互连层(m1)446、第二金属互连层(m2)448、第三金属互连层(m3)450和第四金属互连层(m4)452，其中互连(线或岛)被设置以在其中的半导体器件之间建立互连路径。互连线420和422设置在第一金属互连层(m1)446中，并且如前所述分别向mram位单元402和相邻的mram位单元(未示出)提供源极线(sl)。互连线454设置在耦合到mtj408的第四金属互连层(m4)452中以向mram位单元402提供位线(bl)。mtj408包括耦合到高纵横比通孔404的第一端电极456和耦合到互连线454的第二端电极458。在操作中，mram位单元402作为图1所示的mram位单元100进行操作，并且因此本文中省略了进一步描述。例如，位线(bl)上的电压(vbl)与源极线(sl)上的电压(vsl)之间的电压差被施加以用于读取和写入操作。具体地，位线上的读取电压(vblr)和源极线上的源极读取电压(vslr)被施加以从mram位单元402读取数据，并且位线上的写入电压(vblw)和源极线上的源极写入电压(vslw)被施加以从mram位单元402读取数据。因此，布局400允许互连线420、422分别用作mram位单元402的源极线(sl)和相邻的mram位单元(未示出)的源极线(sl)。因此，如将在图5中进一步详细说明，布局400在相邻的mram位单元之间提供与互连线节距424相对应的mram位单元节距(未示出)。因此，由布局400提供的mram位单元节距(未示出)是由图3所示的布局200提供的mram位单元节距316的一半。因此，与可以设置在图2所示的衬底204上的mram位单元202相比，更多的mram位单元402可以设置在衬底428上。

为了进一步说明示例性方面，图5是图4所示的mram位单元402的布局400的俯视图。具体地，图5示出了与图4中提供的侧视图相对应的b1-b1截面线。因此，参考图4描述的任何元件将不再参考图5重新描述。在这方面，图5示出了字线(wl)500和设置在衬底428上的相邻的mram位单元502的元件。特别地，图5示出了相邻的mram位单元502的存取晶体管508的源极436、栅极504和漏极506。互连线422向mram位单元502提供源极线(sl)，并且高纵横比通孔510将mtj(未示出)互连到mram位单元502的漏极506。图5进一步示出了互连线420与互连线422之间的互连线节距424。因此，示例性mram位单元402的高纵横比通孔404提供可以是互连线节距424的mram位单元节距512。因此，布局400允许将多达图2所示的布局200的两倍的mram位单元402、502设置在衬底428上。

此外，在某些方面，高纵横比通孔404在mtj408与漏极接触件416之间提供较低的电阻，从而减小mram位单元402的电阻。这可以允许mram位单元402具有更高的读取容限和/或允许使用更低的读取电流来读取mram位单元402。具体地，参考图2，漏极列244包括界面248、250、252、254，每个界面都增加了对漏极列244的电阻。因此，漏极列244提供会导致半导体器件的可靠性降低或功耗增加的电阻。具体地，针对互连线232处的给定电压源水平(vsl)，跨漏极列244的该电阻可以减小跨mtj246生成的写入电流(i)的量(即，写入电流(i)＝((vsl)-位线电压(vbl))/电阻)。写入电流(i)容限的减小可能导致mram位单元202的写入性能降低和产量损失。虽然增加互连线232处的电压源水平(vsl)可以抵消由漏极列244的电阻引起的写入电流(i)的减小，但是增加电压源水平(vsl)会增加功耗，这可能是不期望的。此外，在很多芯片设计中，可能无法增加电压源水平(vsl)，因为相应的电压源(vs)根据通常的半导体技术缩放而减小，例如，以保持栅极电介质完整性并且减少芯片的总功耗。另一方面，高纵横比通孔404不包括界面248、250、252、254。相反，高纵横比通孔404整体由导电材料形成。因此，与图2中的mram位单元202相比，图4中的高纵横比通孔404可以向mram位单元402提供更高的读取容限。此外，与图2中的mram位单元202相比，图4中的高纵横比通孔404可以向mram位单元402提供较低读取电流以读取mram位单元402。

图6是示出制造包括高纵横比通孔的示例性mram位单元的示例性过程600的流程图。过程600中的过程步骤分别在图7a至图7o中示出。在下面描述图6中的过程600中的示例性步骤时将参考图7a至图7o。

在这方面，图7a示出了用于在ic703中制造示例性mram位单元702的阶段700(1)。在阶段700(1)中，提供ic703，ic703包括衬底704和设置在衬底704上方的有源半导体层706。有源半导体层706包括存取晶体管708，存取晶体管708包括栅极710、源极712和漏极714。ic703进一步包括接触层716，接触层716包括耦合到存取晶体管708的源极712的源极接触件718和耦合到存取晶体管708的漏极714的漏极接触件720。ic703进一步包括介电层722，介电层722包括设置在有源半导体层706上方的多个互连层，包括第一金属互连层(m1)724、第二金属互连层(m2)726和第三金属互连层(m3)728。金属互连层(m1)724、(m2)726、(m3)728中的每一个包括至少一个互连线。例如，第一金属互连层(m1)724包括互连线730，第二金属互连层(m2)726包括互连线732，并且第三金属互连层(m3)728包括互连线734。互连线730耦合到源极接触件718，并且因此用作mram位单元702的源极线(sl)(框602)。在该示例中，金属互连层(m1)724、(m2)726、(m3)728的互连线730、732、734分别形成将源极接触件718互连到介电层722的顶部表面738的源极互连列736。注意，设置在金属互连层(m1)724、(m2)726、(m3)728中的互连线730、732、734可以例如通过双镶嵌填充工艺形成，并且可以由期望的任何导电材料制成，包括但不限于铜、钨、钴、钌和铝或其混合物或合金。例如，采用诸如钴、钌和铝等非铜金属对于形成互连线730、732、734可能是有利的，因为它们是在需要时更容易被回蚀的材料。

继续参考图7a，示出了逻辑部分(逻辑)以示出可以与mram位单元702相邻地制造附加的半导体元件和/或器件。然而，当涉及描述制造mram位单元702的示例性过程600的步骤时仅参考逻辑部分的元件。此外，图7a示出了与mram位单元702相邻的mram位单元740，以示出mram位单元702可以被包括在mram位单元阵列(mram阵列)中。mram位单元740包括存取晶体管742，存取晶体管742包括栅极744、源极746和漏极748。mram位单元740进一步包括耦合到存取晶体管742的源极746的源极接触件750和耦合到存取晶体管742的漏极748的漏极接触件752。mram位单元740进一步包括第一互连层(m1)724中的互连线754，互连线754耦合到源极接触件750，因此用作mram位单元740的源极线(sl)。在该示例中，金属互连层(m1)724、(m2)726、(m3)728的互连线754、756、758分别形成将源极接触件750互连到介电层722的顶表面738的源极互连列760。

注意，尽管图7a至图7o示出了与mram位单元702的制造一起制造相邻的mram位单元740，但是当涉及描述制造mram位单元702的示例性过程600的步骤时仅参考mram位单元740的元件。此外，金属互连层(m1)724、(m2)726、(m3)728被示出作为示例，但是介电层722可以包括更多或更少的互连层。

下一示例性制造步骤是在介电层722中形成向下到漏极接触件720的通孔开口以暴露漏极接触件720(框604)。在这方面，图7b示出了用于在ic703中制造示例性mram位单元702的阶段700(2)。采用光刻工艺来形成盖层762，以保护例如逻辑部分免于示例性过程600的后续制造步骤。在这方面，首先将盖层762沉积在介电层722的顶部上。盖层762包括电介质材料(例如，碳氮化硅(sicn)或氮化硅(sin))。然后在盖层762上设置光致抗蚀剂层764，以针对盖层762提供掩模图案。

图7c示出了用于在ic703中制造示例性mram位单元702的阶段700(3)。在介电层722中形成向下到漏极接触件720的通孔开口以暴露漏极接触件720的下一步骤是去除盖层762的未被光致抗蚀剂层764保护的一部分以暴露在mram阵列部分上方的介电层722的一部分。这允许保护逻辑部分免受过程600的后续步骤的影响。此外，通过去除互连线734的一部分来执行在互连线734中形成凹部766的可选步骤。如下所述，该凹部766与电介质材料(未示出)相结合降低了互连线734以及因此源极互连列736与在后面的步骤中形成的相邻耦合列耦合的可能性。凹部766可以通过例如反应离子蚀刻(rie，例如在geusic等人的美国专利no.7,153,775中描述，其通过引用整体并入本文)或湿法蚀刻(例如，在meyer等人的美国专利no.8,372,757中描述，其通过引用整体并入本文)来形成。如前所述，该步骤是可选的，因为过程600可以允许互连线734与在后面的步骤中形成的相邻耦合列之间的充分隔离，以使得凹部766不必要。

图7d示出了用于在ic703中制造示例性mram位单元702的阶段700(4)。在介电层722中形成向下到漏极接触件720的通孔开口以暴露漏极接触件720的下一步骤是可选步骤，其包括剥离光致抗蚀剂层764并且在mram阵列区域上方沉积电介质材料768以填充在互连线734上蚀刻的凹部766。电介质材料768可以是例如sicn或sin。然后使用例如化学机械平坦化(cmp)抛光电介质材料768以提供与盖层762齐平的表面。注意，该步骤是可选的，因为该步骤被执行以填充互连线734中的可选凹部766。因此，该步骤在执行图7c所示的在互连线734中形成凹部766的可选步骤时被执行。

图7e和图7f示出了用于在ic703中制造示例性mram位单元702的阶段700(5)的侧视图和俯视图。具体地，图7e是穿过图7f中的层c1-c1的侧视图，并且图7f是穿过图7e中的层e1-e1的俯视图。在介电层722中形成向下到漏极接触件720的通孔开口以暴露漏极接触件720的下一步骤是在盖层762上沉积光致抗蚀剂层770以提供掩模图案以在后面的步骤中在介电层722中蚀刻通孔开口。特别地，光致抗蚀剂层770留下图7f中的开口区域772以允许在其中进行蚀刻。

图7g和图7h示出了用于在ic703中制造示例性mram位单元702的阶段700(6)的侧视图和俯视图。具体地，图7g是穿过图7h中的层c2-c2的侧视图，并且图7h是穿过图7g中的层e2-e2的俯视图。在介电层722中形成向下到漏极接触件720的通孔开口以暴露漏极接触件720的下一步骤是去除在mram阵列部分上方的介电层722的未被光致抗蚀剂层770保护的一部分(如图7e所示)以形成通孔开口774并且暴露漏极接触件720。此外，剥离光致抗蚀剂层770。

图7i和图7j示出了用于在ic703中制造示例性mram位单元702的阶段700(7)的侧视图和俯视图。具体地，图7i是穿过图7j中的层c3-c3的侧视图，并且图7j是穿过图7i中的层e3-e3的俯视图。下一步骤是通过在通孔开口774中沉积电介质隔离物材料(例如，sin)并且使用定向蚀刻蚀刻掉电介质隔离物材料的一部分来形成电介质隔离物层776、778的可选步骤。这提供了互连线734与高纵横比通孔之间的进一步隔离，该高纵横比通孔将在后面的步骤中沉积在通孔开口774中。注意，该步骤是可选的，因为制造工艺可以允许互连线734与在后面的步骤中形成的相邻耦合列之间的充分隔离，以使得电介质隔离物层776、778不必要。

下一示例性制造步骤是利用导电材料780填充通孔开口774(框606)。在这方面，图7k和图7l示出了用于在ic703中制造示例性mram位单元702的阶段700(8)的侧视图和俯视图。具体地，图7k是穿过图7l中的层c4-c4的侧视图，并且图7l是穿过图7k中的层e4-e4的俯视图。利用导电材料780填充通孔开口774的步骤可以包括选择性金属生长。导电材料780例如可以是钴，并且可以通过例如化学气相沉积(cvd)或无电沉积(eld)来生长。下一步骤是通过例如化学机械平坦化(cmp)来平坦化导电材料780的顶表面782，并且形成通孔784。在图7k中，通孔784被示出为与盖层762齐平。着陆或接触通孔784的任何元件将在盖层762的水平处着陆或接触通孔784。在可选的方面，可以通过蚀刻工艺去除盖层762，并且可以通过例如cmp进一步平坦化通孔784，以与介电层722的顶表面738齐平。在这个示例中，这将导致通孔784相对于介电层722的顶表面738和金属互连层(m3)728具有“零高度”。

下一步骤是在形成通孔784的导电材料780上方形成mtj786(框608)。在这方面，图7m和图7n示出了用于在ic703中制造示例性mram位单元702的阶段700(9)的侧视图。特别地，图7n是提供mtj786的附加细节的侧视图。mtj786包括第一端电极788和第二端电极790。mtj786、特别是第一端电极788设置在通孔784上。mtj786是通过应用金属硬掩模(mhm)以及光刻和蚀刻工艺而形成的。

下一步骤是在mtj786上方形成位线(bl)以用于制造示例性mram位单元702。在这方面，图7o示出了用于在ic703中制造示例性mram位单元702的阶段700(10)。特别地，第四金属互连层(m4)794的互连线792设置在mtj786上以在其中提供位线(bl)。

根据本文中公开的各方面的磁随机存取存储器(mram)位单元中的高纵横比通孔互连可以在任何基于处理器的设备中提供或集成。示例(但不限于)包括机顶盒、娱乐单元、导航设备、通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、智能电话、平板计算机、平板手机、计算机、便携式计算机、台式计算机、个人数字助理(pda)、监视器、计算机显示器、电视、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘(dvd)播放器、便携式数字视频播放器、医疗器械和汽车。

在这方面，图8示出了基于处理器的系统800的示例，其可以包括mram位单元，该mram位单元包括高纵横比通孔互连以提供根据上面讨论的任何特定方面的高密度mram。在该示例中，基于处理器的系统800包括一个或多个cpu802，每个cpu802包括一个或多个处理器804。基于处理器的系统800可以被提供作为片上系统(soc)805。cpu802可以具有耦合到处理器804的高速缓存存储器806以用于快速访问临时存储的数据。cpu802耦合到系统总线808并且可以相互耦合基于处理器的系统800中包括的主设备和从设备。众所周知，cpu802通过在系统总线808上交换地址、控制和数据信息来与这些其他设备通信。例如，cpu802可以将总线事务请求传送到作为从设备的示例的存储器系统812中的存储器控制器810。尽管未在图8中示出，但是可以提供多个系统总线808，其中每个系统总线808构成不同的结构。在该示例中，存储器控制器810被配置为向存储器系统812中的存储器阵列814提供存储器访问请求。存储器阵列814可以包括mram位单元816，mram位单元816采用高纵横比通孔互连以提供根据上面讨论的任何特定方面的高密度mram。高速缓存存储器806还可以包括mram位单元，该mram位单元包括高纵横比通孔互连以提供根据上面讨论的任何特定方面的高密度mram。

其他设备可以连接到系统总线808。如图8所示，作为示例，这些设备可以包括存储器系统812、一个或多个输入设备818、一个或多个输出设备820、一个或多个网络接口设备822、以及一个或多个显示控制器824。输入设备818可以包括任何类型的输入设备，包括但不限于输入键、开关、语音处理器等。输出设备820可以包括任何类型的输出设备，包括但不限于音频、视频或其他视觉指示器等。网络接口设备822可以是被配置为允许去往和来自网络826的数据交换的任何设备。网络826可以是任何类型的网络，包括但不限于有线或无线网络、专用或公共网络、局域网(lan)、无线局域网(wlan)、广域网(wan)、bluetooth^tm网络和internet。网络接口设备822可以被配置为支持期望的任何类型的通信协议。

cpu802还可以被配置为通过系统总线808访问显示控制器824以控制发送到一个或多个显示器828的信息。显示控制器824向显示器828发送要经由一个或多个视频处理器830显示的信息，视频处理器830将要显示的信息处理成适合于显示器828的格式。显示器828可以包括任何类型的显示器，包括但不限于阴极射线管(crt)、液晶显示器(lcd)、等离子显示器等。

本领域技术人员将进一步了解，结合本文中公开的各方面而描述的各种说明性逻辑块、模块、电路和算法可以实现为电子硬件、存储在存储器或另一计算机可读介质中并且由处理器或其他处理设备执行的指令、或两者的组合。作为示例，本文中描述的主设备和从设备可以用在任何电路、硬件部件、集成电路(ic)或ic芯片中。本文中公开的存储器可以是任何类型和大小的存储器，并且可以被配置为存储期望的任何类型的信息。为了清楚地说明这种可互换性，上面已经在功能方面对各种说明性的部件、块、模块、电路和步骤进行了总体描述。如何实现这样的功能取决于特定应用、设计选择和/或强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这样的实现决策不应当被解释为导致脱离本公开的范围。

结合本文中公开的各方面而描述的各种说明性逻辑块、模块和电路可以利用被设计为执行本文中描述的功能的处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其他可编程逻辑器件、离散门或晶体管逻辑、分立硬件部件或其任何组合来实现或执行。处理器可以是微处理器，但是在替代方案中，处理器可以是任何传统的处理器、控制器、微控制器或状态机。处理器还可以实现为计算设备的组合，例如dsp和微处理器的组合、多个微处理器、一个或多个微处理器结合dsp核、或任何其他这样的配置。

本文中公开的各方面可以实施为硬件和存储在硬件中的指令，并且可以驻留在例如随机存取存储器(ram)、闪存、只读存储器(rom)、电可编程rom(eprom)、电可擦除可编程rom(eeprom)、寄存器、硬盘、可移动磁盘、cd-rom或本领域已知的任何其他形式的计算机可读介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在asic中。asic可以驻留在远程站中。在替代方案中，处理器和存储介质可以作为分立部件驻留在远程站、基站或服务器中。

还应当注意，描述在本文中的任何示例性方面中描述的操作步骤以提供示例和讨论。所描述的操作可以以除了所示顺序之外的很多不同顺序来执行。此外，在单个操作步骤中描述的操作实际上可以在很多不同的步骤中执行。另外，在示例性方面中讨论的一个或多个操作步骤可以组合。应当理解，流程图中示出的操作步骤可以进行很多不同的修改，这对于本领域技术人员来说是很清楚的。本领域技术人员还将理解，信息和信号可以使用各种不同技术和技艺中的任何一种来表示。例如，在整个以上描述中可以参考的数据、指令、命令、信息、信号、比特、符号和芯片可以利用电压、电流、电磁波、磁场或粒子、光场或粒子或其任何组合来表示。

提供先前对本公开的描述是为了使得本领域技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改是很清楚的，并且在不脱离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文中描述的示例和设计，而是与符合本文中公开的原理和新颖特征相一致的最宽范围。