用于减小的泄漏电流和提高的去耦电容的标准单元架构的制作方法

本申请要求于2016年7月13日提交的名称为“astandardcellarchitectureforreducedleakagecurrentandimproveddecouplingcapacitance”的申请号为15/209,650的美国专利申请的权益，其明确地通过引用整体并入本文。

本公开总体涉及一种标准单元架构，并且更具体地，涉及一种用于减小泄漏电流并提高去耦电容的填充单元的金属氧化物半导体(mos)集成电路(ic)标准单元架构。

背景技术：

ic的标准单元实现数字逻辑。诸如片上系统(soc)器件的专用ic(asic)可以包含数千到数百万个标准单元。典型的mosic器件包括顺序形成的层的堆叠。每个层可以被堆叠或重叠在先前层上，并且被图案化以形成限定晶体管(例如，场效应晶体管(fet)和/或鳍形fet(finfet))并将晶体管连接到电路中的形状。

由于mosic器件以较小的尺寸制造，因此制造商发现在单个芯片上集成较大数目的标准单元器件更加困难。如果mosic器件中的每个单元用于逻辑功能并且要求单元间路由(例如，100％利用率)，则可能没有用于标准单元之间的单元间路由要求的足够空间。为了降低mosic器件中的利用率，可以使用工程变更单(engineeringchangeorder，eco)单元、去耦电容器单元和填充单元。大约70％-80％的利用率可以提供足够的空间以允许标准单元之间的要求的单元间路由。通常，20％-30％的非利用率的大部分可以通过使用填充单元获得，因为填充单元具有比去耦电容器单元更少的电流泄漏并且提供一些去耦电容。当连续跨mosic器件形成电源轨(powerrail)和/或n掺杂阱时，填充单元(例如，而不是没有任何晶体管图案的空单元)可能是必需的。在估计填充单元的泄漏时，ic模拟器可能不准确。目前需要一种改进ic模拟器中的泄漏电流估计的填充单元。此外，目前需要降低填充单元的泄漏电流而不显著降低填充单元的去耦电容。

技术实现要素：

在本公开的一方面，标准单元ic可以包括多个p型mos(pmos)晶体管。多个pmos晶体管中的每个pmos晶体管可以具有pmos晶体管漏极、pmos晶体管源极和pmos晶体管栅极。多个pmos晶体管中的每个pmos晶体管漏极和pmos晶体管源极可以耦接到第一电压源。多个pmos晶体管中的每个pmos晶体管栅极可以由多个pmos栅极互连中的pmos栅极互连形成。pmos栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第一电压源。标准单元ic还可以包括多个n型mos(nmos)晶体管。多个nmos晶体管中的每个nmos晶体管可以具有nmos晶体管漏极、nmos晶体管源极和nmos晶体管栅极。多个nmos晶体管中的每个nmos晶体管漏极和nmos晶体管源极可以耦接到比第一电压源低的第二电压源。多个nmos晶体管中的每个nmos晶体管栅极可以由多个nmos栅极互连中的nmos栅极互连形成。nmos栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第二电压源。

在本公开的另一方面，标准单元ic的操作方法可以包括使第一电流流过多个pmos晶体管。多个pmos晶体管中的每个pmos晶体管可以具有pmos晶体管漏极、pmos晶体管源极和pmos晶体管栅极。多个pmos晶体管中的每个pmos晶体管漏极和pmos晶体管源极可以耦接到第一电压源。多个pmos晶体管中的每个pmos晶体管栅极可以由多个pmos栅极互连中的pmos栅极互连形成。pmos栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第一电压源。操作方法还可以包括使第二电流流过多个nmos晶体管。多个nmos晶体管中的每个nmos晶体管可以具有nmos晶体管漏极、nmos晶体管源极和nmos晶体管栅极。多个nmos晶体管中的每个nmos晶体管漏极和nmos晶体管源极可以耦接到比第一电压源低的第二电压源。多个nmos晶体管中的每个nmos晶体管栅极可以由多个nmos栅极互连中的nmos栅极互连形成。nmos栅极互连中的每一个可以在第一方向上延伸并且可以耦接到第二电压源。

附图说明

图1a是示出示例填充单元的平面图的示图。

图1b是图1a的填充单元的示例示意图。

图2是示出具有减小泄漏电流的标准单元架构的示例性填充单元的平面图的示图。

图3是示出具有减小泄漏电流的标准单元架构的示例性填充单元的平面图的示图。

图4是示出具有减小泄漏电流的标准单元架构的示例性填充单元的平面图的示图。

图5是图2-图4的填充单元的示例性示意图。

图6是包括标准单元和填充单元的mosic器件的示图。

图7是示例性方法的流程图。

具体实施方式

以下结合附图阐述的具体实施方式旨在作为各种配置的描述，而不旨在表示可以实践本文描述的概念的仅有配置。具体实施方式包括用于提供对各种概念的完整理解的具体细节。然而，对于本领域技术人员显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，众所周知的结构和部件以框图形式示出，以避免模糊这些概念。设备和方法将在以下具体实施方式中描述，并且可以通过各种框、模块、部件、电路、步骤、处理、算法、元件等在附图中示出。

由于mosic器件以较小的尺寸制造，因此制造商发现在单个芯片上集成较大数目的标准单元器件更加困难。如果mosic器件中的每个单元用于逻辑功能并且要求单元间路由(例如，100％利用率)，则可能没有用于标准单元之间的单元间路由要求的足够空间。为了降低mosic器件中的利用率，可以使用工程变更单(eco)单元、去耦电容器单元和填充单元。大约70％-80％的利用率可以提供足够的空间以允许标准单元之间的要求的单元间路由。为了获得20％-30％的非利用率，可以根据需要放置eco单元。另外，可以放置去耦电容器单元以获得必要的去耦电容。此外，剩余位置可以填充有填充单元。通常，20％-30％的非利用率的大部分可以通过使用填充单元获得，因为填充单元具有比去耦电容器单元更少的电流泄漏并且提供一些去耦电容。当连续跨mosic器件形成电源轨和/或n掺杂阱时，填充单元(例如，而不是没有任何晶体管图案的空单元)可能是必需的。

图1a是示出填充单元100的示例标准单元架构的平面图的示例图。图1b是示出图1a中所示的填充单元100的pmos晶体管(152a)和nmos晶体管(152b)的源极/漏极/栅极连接的示意图150。填充单元100可以形成在衬底104(例如，硅衬底)上。应该理解的是，图1的示例图是可以用于制造填充单元100的特征的各种掩模的表示。例如，每个掩模可以与要在填充单元100的特定层中配置的各种特征(例如，互连、过孔等)相对应。因此，为了便于说明和理解本公开，图1所示的示例图以重叠的方式同时示出了填充单元100的多个层。

在图1a的示例配置中，虚拟栅极互连144a形成在单元边界106a之上，并且另一虚拟栅极互连144b形成在单元边界106b之上。另外，浮置栅极互连132形成在虚拟栅极互连144a、144b之间。例如，虚拟栅极互连144a、144b和浮置栅极互连132中的每个互连可以沿着n个栅格中的每个栅格的边界形成(在图1中，n＝7)。在图1所示的示例中，n个栅格中的每个栅格具有间距p的宽度，并且因此填充单元100具有大约n*p的宽度。填充单元100包括n(例如，7)个栅极互连，n个栅极互连包括n-1(例如，6)个栅极互连132、虚拟栅极互连144a的一半以及虚拟栅极互连144b的一半。

仍然参照图1，虚拟栅极互连144a、144b和/或浮置栅极互连132可以配置在poly层中。在一些处理技术中，虚拟栅极互连144a、144b和/或浮置栅极互连132可以由金属形成。然而，在其它处理技术中，虚拟栅极互连144a、144b和/或浮置栅极互连132可以完全是多晶硅，或者可以是具有金属顶层的多晶硅。如图1的右上角所示，虚拟栅极互连144a、144b和/或浮置栅极互连132在第一方向上延伸。

此外，为了将填充单元100中的栅极互连配置为浮置栅极互连132，浮置栅极互连132不耦接到电压源。另外，pmos源极/漏极区域112a中的每个pmos源极/漏极区域耦接到相同的电压源134a(例如，vdd)，并且nmos源极/漏极区域112b中的每个nmos源极/漏极区域耦接到相同的电压源134b(例如，vss)。例如，pmos源极/漏极区域112a各自包括扩散区域120a、金属扩散接触a(ca)互连122a、以及将pmos源极/漏极区域112a连接到电压源134a的过孔(过孔v0)124a。另外，nmos源极/漏极区域112b均包括扩散区域120b、ca互连122b和将nmos源极/漏极区域112b连接到电压源134b的过孔v0124b。

浮置栅极互连132的电势可以在vdd与vss之间。特别地，栅极互连132可以以大约(vdd-vss)/2+vss的电压浮动。在vss接地时，栅极互连132可以以大约vdd/2的电压浮动。在大约vdd/2的电压时(假设vss接地)的浮置栅极互连132在每个晶体管栅极与每个晶体管块/体(例如，衬底104)之间创建电流泄漏。在ic的模拟期间，模拟器可能假设晶体管栅极处于vdd或vss的电压，并且因此不能很好地估计电流泄漏。在下文参照图2-图4讨论的示例性填充单元中，栅极互连232、332、432可以联接到vdd或vss，并且因此假设栅极互连132上的电压是vdd或vss的模拟器在估计泄漏电流方面可以更准确。

图2是示出填充单元200的标准单元架构的平面图的示例图。例如，填充单元200可以形成在衬底204(例如，硅衬底)上。应该理解的是，图2的示例图是可以用于制造填充单元200的特征的各种掩模的表示。例如，每个掩模可以与要在填充单元200的特定层中配置的各种特征(例如，互连、过孔等)相对应。因此，为了便于说明和理解本公开，图2所示的示例图以重叠的方式同时示出了填充单元200的多个层。

在图2的示例性配置中，填充单元200包括形成在第一单元边界206a之上的虚拟栅极互连244a和形成在第二单元边界206b之上的另一虚拟栅极互连244b。例如，虚拟栅极互连244a、244b中的每个互连的前半部分可以位于填充单元200中，并且虚拟栅极互连244a、244b中的每个互连的后半部分可以位于与第一单元边界206a和第二单元边界206b相邻的标准单元中。

另外，填充单元200包括pmos晶体管218a和nmos晶体管218b。pmos晶体管218a和nmos晶体管218b可以由栅极互连232(仅标记了一个、但示出了六个栅极互连232)和栅极互连232的任一侧上的源极/漏极区域组成。例如，与位于pmos晶体管218a中的源极/漏极区域相邻的栅极互连232的部分形成pmos晶体管218a的栅极。类似地，与位于nmos晶体管218b中的源极/漏极区域相邻的栅极互连232的部分形成nmos晶体管218b的栅极。

虚拟栅极互连244a、244b和栅极互连232中的每个互连可以沿着n个栅格(在图2中，n＝7)中的每个栅格的边界。在图2所示的示例中，n个栅格中的每个栅格具有间距p的宽度，并且因此填充单元200具有大约n*p的宽度。填充单元200包括n(例如，7)个栅极互连，n个栅极互连包括n-1(例如，6)个栅极互连232、虚拟栅极互连244a的一半以及虚拟栅极互连244b的一半。

仍然参照图2，虚拟栅极互连244a、244b和/或栅极互连232可以配置在poly层中。在一些处理技术中，虚拟栅极互连244a、244b和/或栅极互连232可以由金属形成。然而，在其它处理技术中，虚拟栅极互连244a、244b和/或栅极互连232可以完全是多晶硅，或者可以是具有金属顶层的多晶硅。如图2的右上角所示，虚拟栅极互连244a、244b和栅极互连232在第一方向上延伸。

此外，pmos晶体管218a的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源236a(例如，vdd)。例如，pmos晶体管218a的源极/漏极区域各自包括扩散区域220a、ca互连222a、以及将pmos晶体管218a的源极/漏极区域连接到电压源236a的过孔v0224a。

另外，nmos晶体管218b的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源236b(例如，vss)。例如，nmos晶体管218b的源极/漏极区域各自包括扩散区域220b、ca互连222b、以及将nmos晶体管218b的源极/漏极区域连接到电压源236b的过孔v0224b。

栅极互连232可以被物理切割246。物理切割部246可以包括栅极互连232的物理切割部，以及虚拟栅极互连244a、244b位于填充单元200中的部分。换言之，物理切割部246可以不延伸到与第一单元边界206a和第二单元边界206b相邻的标准单元中。

另外，为了将pmos晶体管218a置于关断状态，pmos晶体管218a的特定栅极互连232可以连接到电压源236a。例如，金属poly接触b(cb)互连240a和过孔v0242a可以形成在特定栅极互连232上，并且连接到沿着栅极互连232延伸的金属层一(m1)互连238a。

此外，为了将nmos晶体管218b置于关断状态，nmos晶体管218b的特定栅极互连232可以连接到电压源236b。例如，cb互连240b和过孔v0242b可以形成在特定栅极互连232上，并且连接到沿着栅极互连232延伸的m1互连238b。cb互连240a、240b中的每个cb互连可以在如图2的右上角所示的第二方向上延伸。

因为栅极互连232联接到vdd或vss，所以通过ic模拟器的模拟在泄漏电流估计方面可以比图1的填充单元100更准确。此外，与图1所示的填充单元100相比，填充单元200可以具有减小的泄漏电流，并且去耦电容的降低可忽略。

图3是示出填充单元300的标准单元架构的平面图的示例图。例如，填充单元300可以形成在衬底304(例如，硅衬底)上。应该理解的是，图3的示例图是可以用于制造填充单元300的特征的各种掩模的表示。例如，每个掩模可以与要在填充单元300的特定层中配置的各种特征(例如，互连、过孔等)相对应。因此，为了便于说明和理解本公开，图3中所示的示例图以重叠的方式同时示出了填充单元300的多个层。

在图3的示例性配置中，填充单元300包括形成第一单元边界306a的虚拟栅极互连344a和形成在第二单元边界306b之上的另一虚拟栅极互连344b。例如，虚拟栅极互连344a、344b中的每个虚拟栅极互连的前半部分可以位于填充单元300中，并且虚拟栅极互连344a、344b中的每个虚拟栅极互连的后半部分可以位于与第一单元边界306a和第二单元边界306b相邻的标准单元中。

另外，填充单元300包括pmos晶体管318a和nmos晶体管318b。pmos晶体管318a和nmos晶体管318b可以由栅极互连332和形成在栅极互连332的任一侧上的源极/漏极区域组成。例如，栅极互连332与位于pmos晶体管318a中的源极/漏极区域相邻的部分形成pmos晶体管318a的栅极。类似地，栅极互连332与位于nmos晶体管318b中的源极/漏极区域相邻的部分形成nmos晶体管318b的栅极。

虚拟栅极互连344a、344b和栅极互连332中的每个互连可以沿着n个栅极(在图3中，n＝17)中的每个栅极的边界。在图3所示的示例中，n个栅格中的每个栅格具有间距p的宽度，并且因此填充单元300具有大约n*p的宽度。填充单元300包括n(例如，17)个栅极互连，n个栅极互连包括n-1(例如，16)个栅极互连332、虚拟栅极互连344a的一半以及虚拟栅极互连344b的一半。

仍然参照图3，虚拟栅极互连344a、344b和/或栅极互连332可以配置在poly层中。在一些处理技术中，虚拟栅极互连344a、344b和/或栅极互连332可以由金属形成。然而，在其它处理技术中，虚拟栅极互连344a、344b和/或栅极互连332可以完全是多晶硅，或者可以是具有金属顶层的多晶硅。如图3的右上角所示，虚拟栅极互连344a、344b和栅极互连332在第一方向上延伸。

此外，pmos晶体管318a的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源336a(例如，vdd)。例如，pmos晶体管318a的源极/漏极区域各自包括扩散区域320a、ca互连322a、以及将pmos晶体管318a的源极/漏极区域连接到电压源336a的过孔v0324a。

另外，nmos晶体管318b的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源336b(例如，vss)。例如，nmos晶体管318b的源极/漏极区域各自包括扩散区域320b、ca互连322b、以及将nmos晶体管318b的源极/漏极区域连接到电压源336b的过孔v0324b。

栅极互连332可以被物理切割346。物理切割部346可以包括栅极互连332的物理切割部，以及虚拟栅极互连344a、344b中的每个虚拟栅极互连的全部。换言之，物理切割部346可以延伸到与第一单元边界306a和第二单元边界306b相邻的标准单元中。

另外，为了将pmos晶体管318a置于关断状态，特定栅极互连332可以连接到电压源336a。例如，cb互连340a和过孔v0342a可以形成在栅极互连332上，并且连接到沿着特定栅极互连332延伸的m1层互连338a。

此外，为了将nmos晶体管318b置于关断状态，特定栅极互连332可以连接到电压源336b。例如，cb互连340b和过孔v0342b可以形成在栅极互连332上，并且连接到沿着栅极互连332延伸的m1层互连338b。cb互连340a、340b中的每个cb互连可以在如图3的右上角所示的第二方向上延伸。

因为栅极互连332联接到vdd或vss，所以通过ic模拟器的模拟在泄漏电流估计方面可以比图1的填充单元100更准确。此外，与图1所示的填充单元100相比，填充单元300可以具有减小的泄漏电流，并且去耦电容的降低可忽略。

图4是示出填充单元400的标准单元架构的平面图的示例图。例如，填充单元400可以形成在衬底404(例如，硅衬底)上。应该理解的是，图4的示例图是可以用于制造填充单元400的特征的各种掩模的表示。例如，每个掩模可以与要在填充单元400的特定层中配置的各种特征(例如，互连、过孔等)相对应。因此，为了便于说明和理解本公开，图4中所示的示例以重叠的方式同时示出了填充单元400的多个层。

在图4的示例性配置中，填充单元400包括形成在第一单元边界406a之上的虚拟栅极互连444a和形成在第二单元边界406b之上的另一虚拟栅极互连444b。例如，虚拟栅极互连444a、444b中的每个虚拟栅极互连的前半部分可以位于填充单元400中，并且虚拟栅极互连444a、444b中的每个虚拟栅极互连的后半部分可以位于与第一单元边界406a和第二单元边界406b相邻的标准单元中。另外，为了将填充单元400中的特定栅极互连配置为浮置栅极互连448a、448b，浮置栅极互连448a、448b不耦接到电压源。

此外，填充单元400包括pmos晶体管418a和nmos晶体管418b。pmos晶体管418a和nmos晶体管418b可以由栅极互连432和位于栅极互连432的任一侧上的源极/漏极区域组成。例如，栅极互连432与位于pmos晶体管418a中的源极/漏极区域相邻的部分形成pmos晶体管418a的栅极。类似地，栅极互连432与位于nmos晶体管418b中的源极/漏极区域相邻的部分形成nmos晶体管418b的栅极。

虚拟栅极互连444a、444b、浮置栅极互连448a、448b和栅极互连432中的每个互连可以沿着n个栅格(在图4中，n＝17)中的每个栅格的边界形成。在图4所示的示例中，n个栅格中的每个栅格具有间距p的宽度，并且因此填充单元400具有大约n*p的宽度。填充单元400包括n(例如，17)个栅极互连，n个栅极互连包括n-3(例如，14)个栅极互连432、n-15(例如，2)个浮置栅极互连448a、448b、虚拟栅极互连444a的一半以及虚拟栅极互连444b的一半。

仍然参照图4，虚拟栅极互连444a、444b、浮置栅极互连448a、448b和/或栅极互连432可以配置在poly层中。在一些处理技术中，虚拟栅极互连444a、444b、浮置栅极互连448a、448b和/或栅极互连432可以由金属形成。然而，在其它处理技术中，虚拟栅极互连444a、444b、浮置栅极互连448、448b和/或栅极互连432可以完全是多晶硅，或者可以是具有金属顶层的多晶硅。如图4的右上角所示，虚拟栅极互连444a、444b、浮置栅极互连448a、448b和/或栅极互连432在第一方向上延伸。

此外，pmos晶体管418a的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源436a(例如，vdd)。例如，pmos晶体管418a的源极/漏极区域各自包括扩散区域420a、ca互连422a、以及将pmos晶体管418a的源极/漏极区域连接到电压源436a的过孔v0424a。

另外，nmos晶体管418b的源极/漏极区域中的每个源极/漏极区域耦接到相同的电压源436b(例如，vss)。例如，nmos晶体管418b的源极/漏极区域各自包括扩散区域420b、ca互连422b、以及将nmos晶体管418b的源极/漏极区域连接到电压源436b的过孔v0424b。

栅极互连432可以被物理切割446。另外，为了将pmos晶体管418a置于关断状态，特定栅极互连432可以连接到电压源436a。例如，cb互连440a和过孔v0442a可以形成在特定栅极互连432上，并且连接到沿着特定栅极互连432延伸的m1层互连438a。

此外，为了将nmos晶体管418b置于关断状态，特定栅极互连432可以连接到电压源436b。例如，cb互连440b和过孔v0442b可以形成在特定栅极互连432上，并且连接到沿着特定栅极互连432延伸的m1层互连438b。cb互连440a、440b中的每个cb互连可以在如图4的右上角所示的第二方向上延伸。

因为栅极互连432联接到vdd或vss，所以ic模拟器的模拟在泄漏电流估计方面可以比图1的填充单元100更准确。此外，与图1所示的填充单元100相比，填充单元400可以具有减小的泄漏电流，并且去耦电容的降低可忽略。

图5是示出针对pmos晶体管(502a)218a、318a、418a和nmos晶体管(502b)218b、318b、418b的源极/漏极/栅极连接的示意图500。如示图中所示，pmos晶体管502a的源极/漏极/栅极都连接到vdd。另外，nmos晶体管502b的源极/漏极/栅极都连接到vss。

图6是示出包括多个标准单元602和多个填充单元604的mosic器件的示图600。填充单元604可以用于降低利用率，以改善单元间路由和/或在标准单元602之间提供额外的电隔离。填充单元604可以在mosic器件600内提供一些去耦电容。

在本公开的一方面，标准单元ic包括多个pmos晶体管(218a、318a、418a)。在一方面，多个pmos晶体管(218a、318a、418a)中的每个pmos晶体管(218a、318a、418a)包括pmos晶体管漏极(位于pmos晶体管218a、318a、418a中的栅极互连232、332、432中的每个栅极互连的一侧上)、pmos晶体管源极(位于pmos晶体管218a、318a、418a中的栅极互连232、332、432中的每个栅极互连的另一侧上)、以及pmos晶体管栅极(栅极互连232、332、432位于pmos晶体管218a、318a、418a中的部分)。在另一方面，多个pmos晶体管(218a、318a、418a)中的每个pmos晶体管漏极(位于pmos晶体管218a、318a、418a中的栅极互连232、332、432中的每个栅极互连的一侧上)和pmos晶体管源极(位于pmos晶体管218a、318a、418a中的栅极互连232、332、432中的每个栅极互连的另一侧上)耦接到第一电压源(236a、336a、436a)。在另一方面，多个pmos晶体管(218a、318a、418a)中的每个pmos晶体管栅极(栅极互连232、332、432位于pmos晶体管218a、318a、418a中的部分)可以由多个pmos栅极互连(232、332、432)的pmos栅极互连(232、332、432)形成。在又一方面，pmos栅极互连(232、332、432)中的每个pmos栅极互连在第一方向上延伸并且耦接到第一电压源(236a、336a、436a)。

在另一方面，标准单元ic包括多个nmos晶体管(218b、318b、418b)。在另一方面，多个nmos晶体管(218b、318b、418b)中的每个nmos晶体管(218b、318b、418b)包括nmos晶体管漏极(位于nmos晶体管218b、318b、418b中的栅极互连232、332、432中的每个栅极互连的一侧上)、nmos晶体管源极(位于nmos晶体管218b、318b、418b中的栅极互连232、332、432中的每个栅极互连的另一侧上)和nmos晶体管栅极(栅极互连232、332、432位于nmos晶体管218b、318b、418b中的部分)。此外，多个nmos晶体管(218b、318b、418b)的每个nmos晶体管漏极(位于nmos晶体管218b、318b、418b中的栅极互连232、332、432中的每个栅极互连的一侧上)和nmos晶体管源极(位于nmos晶体管218b、318b、418b中的栅极互连232、332、432中的每个栅极互连的另一侧上)耦接到比第一电压源(236a、336a、436a)低的第二电压源(236b、336b、436b)。此外，多个nmos晶体管(218b、318b、418b)中的每个nmos晶体管栅极(栅极互连232、332、432位于nmos晶体管218b、318b、418b中的部分)由多个nmos栅极互连(232、332、432)的nmos栅极互连(232、332、432)形成。另外，nmos栅极互连(232、332、432)中的每个nmos栅极互连在第一方向上延伸并且耦接到第二电压源(236b、336b、436b)。

在另一方面，标准单元ic进一步包括在正交于第一方向的第二方向上延伸、并将pmos栅极互连(232、332、432)耦接在一起的第一接触互连(240a、340a、440a)。第一接触互连(240a、340a、440a)耦接到第一电压源(236a、336a、436a)。另外，第二接触互连(240b、340b、440b)在第二方向上延伸并将nmos栅极互连(232、332、432)耦接在一起。在另一方面，第二接触互连(240b、340b、440b)耦接到第二电压源(236b、336b、436b)。

在另一方面，pmos栅极互连(栅极互连232、332、432位于pmos晶体管218a、318a、418a中的部分)中的每个pmos栅极互连(栅极互连232、332、432位于pmos晶体管218a、318a、418a中的部分)与nmos栅极互连(栅极互连232、332、432位于nmos晶体管218b、318b、418b中的部分)的一个nmos栅极互连(栅极互连232、332、432位于nmos晶体管218b、318b、418b中的部分)在第一方向上分离并且共线。

此外，标准单元ic具有n个栅格，其中栅格之间具有间距p，并且宽度约为n*p。在一方面，栅格在第一方向上延伸，并且多个pmos晶体管(218a、318a)包括n-1个晶体管，并且多个nmos晶体管(218b、318b)包括n-1个晶体管。

在另一方面，多个pmos晶体管(418a)包括n-3个晶体管，并且多个nmos晶体管(418b)包括n-3个晶体管。此外，标准单元ic包括第一虚拟栅极互连(448a)，其与标准单元ic的第一侧(406a)相邻并且在第一方向上跨标准单元ic延伸。另外，第一虚拟栅极(448a)是浮置的。另外，标准单元ic包括第二虚拟栅极互连(448b)，其与标准单元ic的第二侧(406b)相邻并且在第一方向上跨标准单元ic延伸。此外，第二虚拟栅极(448b)是浮置的。

在又一方面，第一接触互连(440a)和第二接触互连(440b)在第一虚拟栅极互连(448a)与第二虚拟栅极互连(448b)之间在第二方向上延伸。

图7是示例性方法的流程图700。该示例性方法是标准单元ic的操作方法。

在702处，操作多个pmos晶体管。在一方面，多个pmos晶体管中的每个pmos晶体管具有pmos晶体管漏极、pmos晶体管源极和pmos晶体管栅极。在另一方面，多个pmos晶体管的每个pmos晶体管漏极和pmos晶体管源极耦接到第一电压源。在另一方面，多个pmos晶体管的每个pmos晶体管栅极由多个pmos栅极互连中的pmos栅极互连形成。在又一方面，pmos栅极互连中的每个pmos栅极互连在第一方向上延伸并且耦接到第一电压源。

在704处，操作多个nmos晶体管。在一方面，多个nmos晶体管中的每个nmos晶体管具有nmos晶体管漏极、nmos晶体管源极和nmos晶体管栅极。在另一方面，多个nmos晶体管中的每个nmos晶体管漏极和nmos晶体管源极耦接到比第一电压源低的第二电压源。在另一方面，多个nmos晶体管中的每个nmos晶体管栅极由多个nmos栅极互连中的nmos栅极互连形成。在又一方面，nmos栅极互连中的每个nmos栅极互连在第一方向上延伸并且耦接到第二电压源。

标准单元ic进一步包括用于操作多个pmos晶体管的第一部件。在一方面，多个pmos晶体管中的每个pmos晶体管具有pmos晶体管漏极、pmos晶体管源极和pmos晶体管栅极。在另一方面，多个pmos晶体管中的每个pmos晶体管漏极和pmos晶体管源极耦接到第一电压源。在另一方面，多个pmos晶体管中的每个pmos晶体管栅极由多个pmos栅极互连中的pmos栅极互连形成。在又一方面，pmos栅极互连中的每个pmos栅极互连在第一方向上延伸并且耦接到第一电压源。用于操作多个pmos晶体管的第一部件包括多个pmos晶体管，其中每个pmos晶体管漏极和pmos晶体管源极耦接到第一电压源。另外，每个pmos晶体管栅极由多个pmos栅极互连中的pmos栅极互连形成。此外，pmos栅极互连中的每个pmos栅极互连在第一方向上延伸并且耦接到第一电压源。

标准单元ic进一步包括用于操作多个nmos晶体管的第二部件。在一方面，多个nmos晶体管中的每个nmos晶体管具有nmos晶体管漏极、nmos晶体管源极和nmos晶体管栅极。在另一方面，多个nmos晶体管中的每个nmos晶体管漏极和nmos晶体管源极耦接到比第一电压源低的第二电压源。在又一方面，多个nmos晶体管中的每个nmos晶体管栅极由多个nmos栅极互连中的nmos栅极互连形成。此外，nmos栅极互连中的每个nmos栅极互连在第一方向上延伸并且耦接到第二电压源。用于操作多个nmos晶体管的第二部件包括多个nmos晶体管，其中多个nmos晶体管中的每个nmos晶体管漏极和nmos晶体管源极耦接到比第一电压源低的第二电压源。另外，每个nmos晶体管栅极由多个nmos栅极互连中的nmos栅极互连形成。此外，nmos栅极互连中的每个nmos栅极互连在第一方向上延伸并且耦接到第二电压源。

在包括图1a所示的填充单元100、并且由图1b的示意图150表示的ic的模拟期间，模拟器可以假设晶体管栅极处于vdd或vss的电压，并且因此不能很好地估计电流泄漏。例如，模拟器可以估计填充单元100的泄漏电流为1.56×10^-12a。本公开通过将在图2-图4中所示并且由图5的示意图500所表示的填充单元200、300、400的栅极互连与vdd或vss连接，来提供对与填充单元100相关联的问题的解决方案。通过将填充单元200、300、400的栅极互连连接到vdd或vss，与图1的填充单元100相比，通过ic模拟器的模拟可以提供更准确的泄漏电流估计。例如，模拟器可以将填充单元200、300、400的泄漏电流估计为1.91×10^-13a。

应该理解的是，公开的过程中的步骤的特定顺序或层次是示例性方法的说明。基于设计偏好，应该理解，可以重新排列进程中的步骤的特定顺序或层次。此外，可以组合或省略一些步骤。所附方法权利要求以示例顺序呈现了各个步骤的元素，并不表示受限于所呈现的特定顺序或层次。

提供先前的描述以使本领域技术人员能够实践本文描述的各个方面。对于本领域技术人员来说，对这些方面的各种修改是显而易见的，并且本文限定的一般原理可以应用于其它方面。因此，权利要求不旨在限于本文所示的方面，而是旨在与符合语言权利要求的全部范围相一致，其中除非具体如此陈述，否则对单数要素的引用并不旨在表示“一个且仅一个”，而是旨在表示“一个或多个”。本文使用的词语“示例性”意指“作为示例、实例或说明”。本文作为“示例性”描述的任何方面不一定被解释为优于其它方面或比其它方面有利。除非另外具体说明，否则术语“一些”表示一个或多个。诸如“a、b或c中的至少一个”、“a、b和c中的至少一个”以及“a、b、c或其任意组合”的组合包括a、b和/或c的任意组合，并且可以包括a的倍数、b的倍数或c的倍数。特别地，诸如“a、b或c中的至少一个”、“a、b和c中的至少一个”以及“a、b、c或其任意组合”的组合可以是仅有a、仅有b、仅有c、a和b、a和c、b和c、或者a和b和c，其中任何这种组合可以包含a、b或c中的一个或多个成员。本领域普通技术人员已知或稍后已知的本公开中描述的各个方面的要素的所有结构和功能等同物通过引用明确地并入本文，并且旨在由权利要求所包含。此外，无论在权利要求中是否明确地叙述了这样的公开，本文所公开的内容都不旨在致力于捐献给公众。除非使用短语“用于…的部件”明确叙述该要素，否则不应将权利要求要素解释为部件加功能。