形成在掩埋介电层的两侧上具有半导体器件的器件的方法与流程

本申请要求于2016年8月26日提交的题为“methodsofformingadevicehavingsemiconductordevicesontwosidesofaburieddielectriclayer”的美国专利申请no.15/249,112的优先权；上述申请中的每一个的内容通过引用以其整体明确地并入本文。

本公开总体上涉及形成在掩埋氧化物层的两侧上具有半导体器件的器件的方法。

背景技术：

可以使用互补金属氧化物半导体(cmos)工艺来在掩埋氧化物(box)层上形成诸如晶体管的电子器件。然而，一些cmos工艺可以使得器件能够形成在掩埋金属氧化物的仅一侧上。为了减少由器件占用的面积，一些cmos工艺可以使得器件能够形成在box层的两侧上。例如，在box层的一侧上形成半导体器件之后，可以从box层的该侧注入氢，box层可以被“翻转”，并且氢层(由于氢注入而形成)可以在box层的另一侧上的半导体器件的形成之前进行切割。然而，氢注入可能增加制造复杂性和/或成本。

技术实现要素：

第一方法包括从掩埋介电层(例如，掩埋氧化物(box)层)的第二侧执行蚀刻工艺以暴露蚀刻停止层，其中掩埋介电层的第二侧与掩埋介电层的第一侧相对，并且其中第一半导体器件定位在掩埋介电层的第一侧上。第一方法还包括在掩埋介电层的第二侧上形成第二半导体器件。

第二方法包括从掩埋介电层(例如，box层)的第二侧执行减薄工艺以暴露蚀刻增强层(etchenhancementlayer)，其中掩埋介电层的第二侧与掩埋介电层的第一侧相对，并且其中第一半导体器件定位在掩埋介电层的第一侧上。第二方法还包括执行蚀刻工艺以去除蚀刻增强层。第二方法还包括在掩埋介电层的第二侧上形成第二半导体器件。

一种装置包括掩埋介电层(例如，box层)，掩埋介电层包括第一侧和与第一侧相对的第二侧。该装置还包括定位在第一侧上的第一半导体器件和定位在第二侧上的第二半导体器件。第二半导体器件是在使用蚀刻工艺从掩埋介电层的第二侧暴露蚀刻停止层之后而形成的。

一种装置包括掩埋介电层(例如，box层)，掩埋介电层包括第一侧和与第一侧相对的第二侧。该装置还包括定位在第一侧上的第一半导体器件和定位在第二侧上的第二半导体器件。第二半导体器件是在使用蚀刻工艺从掩埋介电层的第二侧去除蚀刻增强层之后而形成的。

附图说明

图1是在掩埋介电层的两侧上具有半导体器件的器件的图；

图2、图3、图4、图5、图6、图7和图8是图示制作在掩埋介电层的两侧上具有半导体器件的器件的第一方法的阶段的示图；

图9、图10、图11、图12、图13、图14和图15是图示制作在掩埋介电层的两侧上具有半导体器件的器件的第二方法的阶段的示图；

图16是图示制作在掩埋介电层的两侧上具有半导体器件的器件的第一方法的流程图；

图17是图示制作在掩埋介电层的两侧上具有半导体器件的器件的第二方法的流程图；

图18是图示包括在掩埋介电层的两侧上具有半导体器件的器件的设备的框图；以及

图19是用于制造包括在掩埋介电层的两侧上具有半导体器件的器件的电子设备的制造工艺的说明性示例的数据流程图。

具体实施方式

下面参考附图描述本公开的特定方面。在说明书中，在整个附图中，共同的特征由共同的附图标记表示。如本文中使用的，各种术语用于描述特定实现的目的，而不旨在是限制性的。例如，单数形式“一个”、“一”和“该”也旨在包括复数形式，除非上下文另有明确说明。可以进一步理解，术语“包括”和“包含”可以与“具有”或“含有”可互换地使用。另外，应当理解，术语“其中(wherein)”可以与“其中(where)”可互换地使用。如本文中使用的，“示例性”可以指示示例、实现或方面，并且不应当被解释为限制或指示偏好或优选实现。如本文中使用的，用于修饰元素(诸如结构、部件、操作等)的序数术语(例如，“第一”、“第二”、“第三”等)本身不指示元素相对于另一元素的任何优先级或顺序，而是仅仅将元素与具有相同名称(但是对于序数术语的使用)的另一元素区分开。如本文中使用的，术语“组(set)”是指一个或多个元素的分组，并且术语“多个”是指多个元素。

本公开提出了在不依赖于氢注入的情况下在掩埋介电层的多侧上形成器件的方法。在一些实现中，掩埋介电层是掩埋氧化物(box)层。根据第一方法，器件可以形成在掩埋介电层的第一侧上，其中掩埋介电层定位在蚀刻停止层上方。可以在器件上和器件周围沉积介电层(例如，绝缘体)，并且可以将处理件附接到介电层(例如，处理件可以用于在制作期间操纵包括掩埋介电层的晶片，诸如以翻转晶片)。接下来，可以执行蚀刻工艺以暴露蚀刻停止层，其中蚀刻工艺从掩埋介电层的与第一侧相对的第二侧执行。如本文中使用的，蚀刻工艺可以是指湿法蚀刻工艺或干法蚀刻工艺。可以执行平坦化工艺(例如，化学机械平坦化(cmp))以去除蚀刻停止层，此后可以在掩埋介电层的第二侧上形成器件。

根据第二方法，器件可以形成在掩埋介电层的第一侧上，介电层可以沉积在器件上和器件周围，并且处理件可以被附接到介电层。与上述第一方法相比，第二方法可以不涉及蚀刻停止层。替代地，掩埋介电层可以定位在蚀刻增强层上方，其中蚀刻增强层定位在衬底上方。在晶片被翻转之后，可以对衬底执行晶片减薄工艺(例如，诸如cmp的平坦化工艺、研磨工艺、诸如湿法蚀刻的蚀刻工艺或其组合)以去除衬底并且暴露蚀刻增强层。然后可以使用蚀刻来去除蚀刻增强层，此后可以在掩埋介电层的与第一侧相对的第二侧上形成器件。

参考图1，图示了在掩埋介电层的两侧上具有半导体器件的器件100。器件100包括掩埋介电层102，并且掩埋介电层102包括第一侧104和第二侧106。在一些示例中，掩埋介电层102对应于box层。在掩埋介电层的两侧上具有半导体器件的器件还可以包括一个或多个介电层。例如，器件100包括第一介电层122和第二介电层124。

器件100包括位于掩埋介电层102的第一侧104上的第一半导体器件112。器件100还包括位于掩埋介电层102的第二侧106上的第二半导体器件114和第三半导体器件116。作为说明性的非限制性示例，第一半导体器件112、第二半导体器件114和第三半导体器件116可以各自包括晶体管、电容器、二极管、电阻器、电感器、晶闸管、另一半导体器件或其组合。第一半导体器件112、第二半导体器件114和第三半导体器件116可以各自包括硅、硅锗、碳化硅、砷化镓、砷化铟镓、磷化铟镓、氮化镓、另一导电材料或其任何组合。形成在掩埋介电层102的第二侧106上的半导体器件可以在去除蚀刻停止层或蚀刻增强层之后形成而不执行氢注入，如参考图2-图17进一步描述的。备选地，在掩埋介电层102的第一侧104上的半导体器件可以在去除蚀刻停止层或蚀刻增强层之后形成而不执行氢注入，如参考图2-图17进一步描述的。

器件100的半导体器件可以耦合到导电金属结构(例如，触点、焊盘、通孔、互连等)，其可以使得其他器件能够耦合到半导体器件。例如，第一半导体器件112耦合到第一金属结构130，并且第二半导体器件114耦合到第二金属结构132。在特定示例中，金属结构可以穿过器件100的掩埋介电层102，从而实现从掩埋介电层102的任一侧到半导体器件的电连接。例如，第三半导体器件116耦合到第三金属结构134。第三金属结构134穿过掩埋介电层102。因此，第三金属结构134可以实现从掩埋介电层102的第一侧104或第二侧106到第三半导体器件116的电连接。

在掩埋介电层102的两侧(104、106)上具有器件可以增强器件100的性能(例如，通过减少器件之间的信令路径的长度)。此外，器件100可以具有减小的裸片面积(例如，因为与在晶片的一侧上相比，更多的器件可以适配在晶片的两侧上)。因此，在一些示例中，器件100可以适合用在具有小形状因子的电子设备(例如，嵌入式设备、移动通信设备、可穿戴设备等)中。

图2-图8图示了可以用于制作在掩埋介电层的两侧上具有半导体器件的器件(诸如器件100)的第一制作工艺的阶段的示例。第一制作工艺的阶段被示出为器件100的形成的横截面视图。

参考图2，描绘了第一制作工艺的第一阶段，并且其总体上标记为200。图2图示了第一绝缘体上硅(soi)衬底层201、图1的掩埋介电层102、第二soi衬底层204、蚀刻停止层206和第三soi衬底层208。蚀刻停止层206定位在第二soi衬底层204与第三soi衬底层208之间，并且掩埋介电层102定位在第二soi衬底层204与第一soi衬底层201之间。第一soi衬底层201、图1的掩埋介电层102、第二soi衬底层204、蚀刻停止层206和第三soi衬底层208可以被包括在晶片、裸片或可以在其上执行半导体制作的另一芯片或器件中。在特定实现中，蚀刻停止层206可以使用离子注入工艺、外延生长工艺或沉积工艺形成在晶片中。

参考图3，描绘了第一制作工艺的第二阶段，并且其总体上标记为300。第二阶段300可以跟随第一阶段200。图3图示了掩埋介电层102的第一侧104上的第一半导体器件112。第一半导体器件112可以例如通过一个或多个半导体制造工艺形成。例如，可以将一个或多个蚀刻工艺、掺杂工艺、平坦化工艺、沉积工艺、外延生长工艺等应用于第一soi衬底层201(和形成在第一soi衬底层201上的任何附加层)，以形成第一半导体器件112并且去除第一soi衬底层201。图3还图示了第一介电层122、第一金属结构130和第三金属结构134的第一部分302。例如，第一介电层122可以使用沉积工艺(例如，物理气相沉积工艺)形成。在一个说明性示例中，可以在第一介电层122中形成一个或多个腔体(例如，使用蚀刻工艺)，并且第一金属结构130和第三金属结构134的第一部分302可以在一个或多个腔体中形成(例如，使用一种或多种沉积工艺)。

参考图4，描绘了第一制作工艺的第三阶段，并且其总体上标记为400。第三阶段400可以跟随第二阶段300。图4图示了附接(例如，物理地和/或化学地)结合到第一介电层122的处理件402。在一个特定示例中，处理件402可以对应于另一晶片，并且作为说明性的非限制性示例，可以包括一个或多个半导体器件、一个或多个无源器件、一个或多个微机电系统(mems)器件、一个或多个电磁器件、另一类型的器件或其组合。在一些实现中，处理件402包括硅、玻璃、砷化镓、蓝宝石或其组合。在一个说明性示例中，可以使用转移工艺将处理件402接合到第一介电层122。

参考图5，描绘了第一制作工艺的第四阶段，并且其总体上标记为500。第四阶段500可以跟随第三阶段400。在第四阶段500与第三阶段400之间，可以翻转器件(包括层208、206、204、102、122)，并且可以去除第三soi衬底层208。例如，自动臂可以抓住处理件402并且旋转器件。在一些示例中，可以不翻转器件。在特定示例中，可以在不使用处理件402的情况下翻转器件。因此，在备选示例中，器件可以不包括处理件。可以使用被执行以暴露蚀刻停止层206的蚀刻工艺来去除第三soi衬底层208。

参考图6，描绘了第一制作工艺的第五阶段，并且其总体上标记为600。第五阶段600可以跟随第四阶段500。在第五阶段600与第四阶段500之间，可以去除蚀刻停止层206。例如，可以使用减薄工艺来去除蚀刻停止层206。减薄工艺可以包括化学机械平坦化(cmp)工艺、湿法蚀刻工艺、四甲基氢氧化铵蚀刻工艺、氢氧化钾蚀刻工艺、机械材料去除工艺、另一抛光工艺或其组合。

参考图7，描绘了第一制作工艺的第六阶段，并且其总体上标记为700。第六阶段700可以跟随第五阶段600。在第六阶段700与第五阶段600之间，可以在掩埋介电层102的第二侧106上形成附加器件，诸如第二半导体器件114和第三半导体器件116。在一些示例中，第二半导体器件114和第三半导体器件116可以通过一个或多个半导体制造工艺形成。例如，可以向第二soi衬底层204(和形成在第二soi衬底层204上的任何附加层)应用一个或多个蚀刻工艺、掺杂工艺、平坦化工艺、沉积工艺(例如，物理气相沉积、化学气相沉积、原子层沉积等)、外延生长工艺、退火工艺、硅化工艺、应力引入工艺等，以形成第二半导体器件114和第三半导体器件116并且去除第二soi衬底层204。在备选实施例中，第二soi衬底层204的至少一部分可以在形成第二半导体器件114和第三半导体器件116之前被去除。

参考图8，描绘了第一制作工艺的第七阶段，并且其总体上标记为800。第七阶段800可以跟随第六阶段700。在第七阶段800与第六阶段700之间，可以形成第二金属结构132和第二介电层124，并且可以完成第三金属结构134。第二介电层124可以使用一个或多个沉积工艺来形成。作为说明性的非限制性示例，一个或多个沉积工艺可以包括物理气相沉积工艺、等离子体增强化学气相沉积工艺、低压化学气相沉积工艺、原子层沉积工艺或其组合。在一个说明性示例中，可以在第二介电层124中形成一个或多个腔体(例如，使用蚀刻工艺)，并且第二金属结构132和第三金属结构134的其余部分可以在一个或多个腔体中形成(例如，使用一种或多种沉积工艺，诸如化学气相沉积工艺、原子层沉积工艺或其组合)。在一个特定示例中，完成第三金属结构134包括通过掩埋介电层102和第一介电层122蚀刻到第三金属结构134的第一部分302。

图8可以以翻转的取向图示了图1的器件100。因此，图2-图8所示的第一工艺可以用于制作在掩埋介电层的两侧上具有半导体器件的器件，诸如图1的器件100。注意，第一工艺可以不包括氢注入工艺，并且可以比包括氢注入工艺的器件的制作工艺便宜。与制作器件的其他工艺相比，第一工艺可以涉及减少数目的掩模。

图9-图15图示了可以用于制作在掩埋介电层的两侧上具有半导体器件的器件(诸如器件100)的第二制作工艺的阶段的示例。第二制作工艺的阶段被示出为器件100的形成的横截面视图。

参考图9，描绘了第二制作工艺的第一阶段，并且其总体上标记为900。第一阶段900可以对应于参考图2所图示和描述的第一阶段200，除了图9描绘蚀刻增强层906，而不是图2的蚀刻停止层206。蚀刻增强层906可以由与其他材料相比可以通过蚀刻工艺相对快速地去除的材料制成。

参考图10，描绘了第二制作工艺的第二阶段，并且其总体上标记为1000。第二阶段1000可以跟随第一阶段900。第二阶段1000可以对应于参考图3所图示和描述的第二阶段300，除了图10描绘蚀刻增强层906，而不是图3的蚀刻停止层206。

参考图11，描绘了第二制作工艺的第三阶段，并且其总体上标记为1100。第三阶段1100可以跟随第二阶段1000。第三阶段1100可以对应于参考图4所图示和描述的第三阶段400，除了图11描绘蚀刻增强层906，而不是图4的蚀刻停止层206。

参考图12，描绘了第二制作工艺的第四阶段，并且其总体上标记为1200。第四阶段1200可以跟随第三阶段1100。在第四阶段1200与第三阶段1100之间，可以翻转器件(包括层208、906、204、102、122)，并且可以去除第三soi衬底层208。例如，自动臂可以抓住处理件402并且旋转器件。在一些示例中，可以不翻转器件。在特定示例中，可以在不使用处理件402的情况下翻转器件。因此，在备选示例中，器件可以不包括处理件。可以使用被执行以暴露蚀刻增强层906的减薄工艺来去除第三soi衬底层208。减薄工艺可以包括蚀刻工艺、研磨工艺、化学机械平坦化(cmp)工艺、另一抛光工艺或其组合。

参考图13，描绘了第二制作工艺的第五阶段，并且其总体上标记为1300。第五阶段1300可以跟随第四阶段1200。在第五阶段1300与第四阶段1200之间，可以去除蚀刻增强层906。例如，可以使用蚀刻工艺来去除蚀刻增强层906。

参考图14，描绘了第二制作工艺的第六阶段，并且其总体上标记为1400。第六阶段1400可以跟随第五阶段1300。第六阶段1400可以对应于参考图7所图示和描述的第六阶段700。

参考图15，描绘了第二制作工艺的第七阶段，并且其总体上标记为1500。第七阶段1500可以跟随第六阶段1400。第七阶段1500可以对应于参考图8所图示和描述的第七阶段800。

因此，图9-图15所图示的第二工艺可以用于制作在掩埋介电层的两侧上具有半导体器件的器件，诸如图1的器件100。注意，第二工艺可以不包括氢注入工艺，并且可以比包括氢注入工艺的器件的制作工艺便宜。此外，与其他器件制作工艺相比，第二工艺可以使用更少的掩模。如参考图5和图6所图示和描述的，第一工艺可以包括蚀刻工艺，然后是平坦化工艺。第二工艺可以包括平坦化工艺，然后是蚀刻工艺，如参考图12和图13所图示和描述的。

参考图16，示出了图示方法1600的流程图。方法1600可以对应于参考图2-图8所图示和描述的第一工艺。方法1600可以例如通过自动制作机器(例如，参考图19描述的系统或一个或多个其他制作设备)来执行。自动制作机器可以对应于一个或多个设备。

方法1600包括：在1602，从掩埋介电层的第二侧执行蚀刻工艺以暴露蚀刻停止层。掩埋介电层的第二侧与掩埋介电层的第一侧相对，并且第一半导体器件定位在掩埋介电层的第一侧上。例如，可以从掩埋介电层102的第二侧106执行蚀刻工艺，以去除第三soi衬底层208并且暴露蚀刻停止层206，如图5所示。掩埋介电层102的第二侧106与掩埋介电层102的第一侧104相对，并且第一半导体器件112定位在第一侧104上。

方法1600还包括：在1604处，在掩埋介电层的第二侧上形成第二半导体器件。例如，第二半导体器件114可以形成在掩埋介电层102的第二侧106上，如图7所示。因此，方法1600可以用于形成在掩埋介电层的两侧上具有半导体器件的器件，诸如图1的器件100。

在一个特定实现中，方法1600还包括：在形成第二半导体器件之前执行减薄工艺以去除蚀刻停止层。例如，可以执行减薄工艺以去除蚀刻停止层206，如图6所示。在一些示例中，减薄工艺可以包括化学机械平坦化(cmp)工艺、湿法蚀刻工艺、四甲基氢氧化铵蚀刻工艺、氢氧化钾蚀刻工艺、机械材料去除工艺或其组合。

在方法1600的一个特定实现中，在执行蚀刻工艺之前，第一半导体器件形成在掩埋介电层的第一侧上。例如，第一半导体器件112可以形成在掩埋介电层102的第一侧104上，如图3所示。

在一个特定实现中，方法1600还包括在掩埋介电层的第一侧上沉积介电层。例如，可以在掩埋介电层102的第一侧104上形成第一介电层122(例如，使用物理气相沉积工艺)，如图3所示。

在一个特定实现中，方法1600还包括：将处理件附接到定位在第一半导体器件之上的介电层。处理件可以包括晶片。在一个特定示例中，晶片包括硅、玻璃、砷化镓、蓝宝石或其组合。可以使用机械臂操纵处理件来翻转掩埋介电层。例如，处理件402可以附接到第一介电层122，如图4所示。例如，可以通过使用机械臂操纵处理件402来翻转掩埋介电层102，如图5所示。

在一个特定实现中，方法1600还包括在掩埋介电层的第二侧上沉积介电层。例如，可以在掩埋介电层102的第二侧106上形成第二介电层124(例如，使用物理气相沉积工艺)，如图8所示。

在方法1600的一个特定实现中，第一半导体器件是在掩埋介电层的第一侧上的多个半导体器件中的一个半导体器件。例如，如图3所示，多于一个半导体器件可以形成在掩埋介电层102的第一侧104上。

在方法1600的一个特定实现中，第一半导体器件包括晶体管、电容器、二极管、电感器、电阻器、晶闸管或另一类型的半导体器件。

在方法1600的一个特定实现中，使用外延生长工艺来形成蚀刻停止层。在方法1600的另一特定实现中，使用多孔硅形成工艺来形成蚀刻停止层。在方法1600的另一特定实现中，使用离子注入工艺来形成蚀刻停止层。

在方法1600的一个特定实现中，在执行蚀刻工艺之前，蚀刻停止层定位在soi衬底层与掩埋介电层之间，并且蚀刻工艺去除soi衬底层。例如，如图4所示，蚀刻停止层206可以定位在掩埋介电层102与第三soi衬底层208之间。如图5所示，蚀刻工艺可以去除第三soi衬底层208。

在方法1600的一个特定实现中，通过在掩埋介电层的第二侧上注入除了氢之外的其他材料来形成蚀刻停止层。例如，可以通过在掩埋介电层102的第二侧106上注入除了氢之外的其他材料来形成蚀刻停止层206。

在方法1600的一个特定实现中，蚀刻工艺包括湿法蚀刻工艺。例如，图5所图示的蚀刻工艺可以是湿法蚀刻工艺。

参考图17，示出了图示方法1700的流程图。方法1700可以对应于参考图9-图15所图示和描述的第二工艺。方法1700可以例如通过自动制作机器(例如，参考图19描述的系统或者一个或多个其他制作设备)来执行。自动制作机器可以对应于一个或多个设备。

方法1700包括：在1702，从掩埋介电层的第二侧执行减薄工艺以暴露蚀刻增强层。掩埋介电层的第二侧与掩埋介电层的第一侧相对，并且第一半导体器件定位在掩埋介电层的第一侧上。例如，可以从掩埋介电层102的第二侧106执行减薄工艺，以去除第三soi衬底层208并且暴露蚀刻增强层906，如图12所示。掩埋介电层102的第二侧106与掩埋介电层102的第一侧104相对，并且第一半导体器件112定位在掩埋介电层102的第一侧104上。

方法1700还包括：在1706，执行蚀刻工艺以去除蚀刻增强层。例如，可以使用蚀刻工艺来去除蚀刻增强层906，如图13所示。

方法1700还包括：在1708，在掩埋介电层的第二侧上形成第二半导体器件。例如，第二半导体器件114可以形成在掩埋介电层102的第二侧106上，如图14所示。因此，方法1700可以用于形成在掩埋介电层的两侧上具有半导体器件的器件，诸如图1的器件100。

在一个特定实现中，减薄工艺包括蚀刻工艺、研磨工艺、cmp工艺或其组合。例如，图12所图示的减薄工艺可以对应于蚀刻工艺、研磨工艺、cmp工艺或其组合。

在方法1700的一个特定实现中，在执行平坦化工艺之前，第一半导体器件形成在掩埋介电层的第一侧上。例如，第一半导体器件112可以形成在掩埋介电层102的第一侧104上，如图10所示。

在一个特定实现中，方法1700还包括：将处理件附接到介电层，介电层定位在第一半导体器件之上。方法1700还可以包括：使用机械臂操纵处理件来翻转掩埋介电层。例如，处理件402可以附接到第一介电层122，如图11所示。例如，可以通过使用机械臂操纵处理件402来翻转掩埋介电层102，如图12所示。

在一个特定实现中，方法1700还包括在掩埋介电层的第二侧上沉积介电层。例如，可以在掩埋介电层102的第二侧106上形成第二介电层124(例如，使用物理气相沉积工艺)，如图15所示。

在方法1700的一个特定实现中，第一半导体器件是在掩埋介电层的第一侧上的多个半导体器件中的一个半导体器件。例如，如图10所示，多于一个半导体器件可以形成在掩埋介电层102的第一侧104上。

在方法1700的一个特定实现中，第一半导体器件包括晶体管、电容器、二极管或另一类型的半导体器件。

在方法1700的一个特定实现中，通过在掩埋介电层的第二侧上注入除了氢之外的其他材料来形成蚀刻增强层。例如，可以通过在掩埋介电层102的第二侧106上注入除了氢之外的其他材料来形成蚀刻增强层。作为另一示例，可以通过形成多孔层并且然后在掩埋介电层的第二侧上生长半导体材料(例如，硅)来形成蚀刻增强层。在一些示例中，多孔层可以为1微米至30微米厚。

参考图18，设备(例如，无线通信设备)的一个特定说明性实现的框图被描绘，并且总体上被标记为1800。在各种实现中，设备1800可以具有比图18所图示的更多或更少的部件。

在一个特定实现中，设备1800包括耦合到存储器1832的处理器1810，诸如中央处理单元(cpu)或数字信号处理器(dsp)。处理器1810可以包括在掩埋介电层的两侧上具有半导体器件的器件1864，诸如器件100。

存储器1832包括指令1868(例如，可执行指令)，诸如计算机可读指令或处理器可读指令。指令1868可以包括由诸如处理器1810的计算机可执行的一个或多个指令。

图18还图示了耦合到处理器1810和显示器1828的显示控制器1826。编码器/解码器(codec)1834也可以耦合到处理器1810。扬声器1836和麦克风1838可以耦合到codec1834。

图18还图示了无线接口1840(诸如无线控制器)和收发器1846可以耦合到处理器1810和天线1842，使得使用天线1842、收发器1846和无线接口1840所接收的无线数据可以被提供给处理器1810。在一些实现中，处理器1810、显示控制器1826、存储器1832、codec1834、无线接口1840和收发器1846被包括在系统级封装或片上系统设备1822中。在一些实现中，输入设备1830和电源1844耦合到片上系统设备1822。此外，在一个特定实现中，如图18所示，显示器1828、输入设备1830、扬声器1836、麦克风1838、天线1842和电源1844在片上系统设备1822外部。在一个特定实现中，显示器1828、输入设备1830、扬声器1836、麦克风1838、天线1842和电源1844中的每一个可以耦合到片上系统设备1822的部件，诸如接口或控制器。

设备1800可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板计算机、便携式计算机、显示设备、媒体播放器或台式计算机。备选地或附加地，设备1800可以包括机顶盒、娱乐单元、导航设备、个人数字助理(pda)、监视器、计算机监视器、电视、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、交通工具、集成在交通工具内的部件、包括处理器或者存储或检索数据或计算机指令的任何其他设备、或其组合。作为另一说明性的非限制性示例，该系统或装置可以包括远程单元(诸如手持个人通信系统(pcs)单元)、便携式数据单元(诸如全球定位系统(gps)使能的设备)、仪表读取设备、或包括处理器或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。

虽然图18将处理器1810图示为包括器件1864，但是设备(诸如设备1800)的任何部件可以包括在掩埋介电层的两侧上具有半导体器件的器件。例如，无线接口1840、存储器1832、输入设备1830、显示器1828、显示控制器1826或任何其他电子设备可以包括在掩埋介电层的两侧上具有半导体器件的器件。

虽然图18图示了包括在掩埋介电层的两侧上具有半导体器件的器件的无线通信设备，但是在掩埋介电层的两侧上具有半导体器件的器件可以被包括在各种其他电子设备中。例如，如参考图1-图17所描述的在掩埋介电层的两侧上具有半导体器件的器件可以被包括在基站的一个或多个部件中。

基站可以是无线通信系统的一部分。无线通信系统可以包括多个基站和多个无线设备。无线通信系统可以是长期演进(lte)系统、码分多址(cdma)系统、全球移动通信系统(gsm)系统、无线局域网(wlan)系统或某种其他无线系统。cdma系统可以实现宽带cdma(wcdma)、cdma1x、演进数据优化(evdo)、时分同步cdma(td-scdma)或某种其他版本的cdma。

各种功能可以由基站的一个或多个部件执行，诸如发送和接收消息和数据(例如，音频数据)。基站的一个或多个部件可以包括处理器(例如，cpu)、代码转换器、存储器、网络连接、媒体网关、解调器、传输数据处理器、接收器数据处理器、传输多输入多输出(mimo)处理器、发射器和接收器(例如，收发器)、天线阵列或其组合。基站的部件中的一个或多个部件可以包括如上面参考图1-图18所描述的在掩埋介电层的两侧上具有半导体器件的器件。

在基站的操作期间，基站的一个或多个天线可以从无线设备接收数据流。收发器可以从一个或多个天线接收数据流，并且可以将数据流提供给解调器。解调器可以解调数据流的调制信号，并且向接收器数据处理器提供解调的数据。接收器数据处理器可以从解调的数据中提取音频数据，并且将提取的音频数据提供给处理器。

处理器可以将音频数据提供给代码转换器以进行代码转换。代码转换器的解码器可以将音频数据从第一格式解码为解码的音频数据，并且编码器可以将解码的音频数据编码成第二格式。在一些实现中，编码器可以使用比从无线设备接收的更高数据速率(例如，上变频)或更低数据速率(例如，下变频)对音频数据进行编码。在其他的一些实现中，可以不对音频数据进行代码转换。代码转换操作(例如，解码和编码)可以由基站的多个部件执行。例如，解码可以由接收器数据处理器执行，并且编码可以由传输数据处理器执行。在其他的一些实现中，处理器可以将音频数据提供给媒体网关以转换到另一传输协议、编码方案或两者。媒体网关可以使用网络连接来将向另一基站或核心网络提供经转换的数据。

可以将前面公开的设备和功能设计和配置成存储在计算机可读介质上的计算机文件(例如，rtl、gdsii、gerber等)。可以将一些或所有这样的文件提供给制作处理者，其基于这样的文件来制作器件。所得到的产品包括半导体晶片，半导体晶片然后被切割成半导体裸片并且封装成半导体芯片。然后芯片被用于上文描述的设备中。图19描绘了电子设备制作工艺1900的特定说明性方面。

在制造工艺1900处，诸如在研究计算机1906处，接收物理器件信息1902。物理器件信息1902可以包括表示器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的至少一个物理属性的设计信息。例如，物理器件信息1902可以包括使用耦合到研究计算机1906的用户接口1904录入的物理参数、材料特性和结构信息。例如，物理器件信息1902可以描述在掩埋介电层的两侧上具有半导体器件的器件。为了说明，物理器件信息1902可以描述器件100。研究计算机1906包括耦合到诸如存储器1910的计算机可读介质(例如，非暂态计算机可读介质)的处理器1908，诸如一个或多个处理核。存储器1910可以存储可执行以使得处理器1908转变物理器件信息1902以符合文件格式并且生成库文件1912的存储计算机可读指令。

在一些实现中，库文件1912包括至少一个数据文件，至少一个数据文件包括经转变的设计信息。例如，库文件1912可以包括器件的库，这样的器件包括被提供以用于与电子设计自动化(eda)工具1920一起使用的器件，其包括器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件或其组合。例如，库文件1912可以包括描述根据参考图2-图8描述的第一工艺或根据参考图9-图15描述的第二工艺的制作器件100的信息。

库文件1912可以在设计计算机1914处与eda工具1920结合使用，设计计算机1914包括耦合到存储器1918的处理器1916，诸如一个或多个处理核。eda工具1920可以作为存储器1918处的处理器可执行指令被存储，以使得设计计算机1914的用户能够设计器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。例如，设计计算机1914的用户可以使用耦合到设计计算机1914的用户接口1924来录入电路设计信息1922。

电路设计信息1922可以包括表示以下项的部件的至少一个物理属性的设计信息：器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。为了说明，电路设计属性可以包括特定电路的标识和与电路设计中的其他元件的关系、定位信息、特征尺寸信息、互连信息或者表示器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的部件的物理属性的其他信息。

设计计算机1914可以被配置为转变包括电路设计信息1922在内的设计信息以符合文件格式。为了说明，文件格式可以包括表示平面几何形状的数据库二进制文件格式、文本标签和以分层格式的关于电路布局的其他信息，诸如图形数据系统(gdsii)文件格式。除了其他电路或信息之外，设计计算机1914可以被配置为生成包括经转变的设计信息的数据文件，诸如gdsii文件1926，其包括描述器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的信息。为了说明，数据文件可以包括与片上系统(soc)相对应的信息，该soc包括器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合，并且还包括在soc内的附加电子电路和部件。

可以在制造工艺1928处接收gdsii文件1926以根据gdsii文件1926中的经转变的信息来制造器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。例如，器件制造工艺可以包括将gdsii文件1926提供给掩模制造方1930，以创建图示为代表性掩模1932的一个或多个掩模，诸如要与光刻处理一起使用的掩模。掩模1932可以在制作工艺1928期间使用以生成一个或多个晶片1933，晶片1933可以被测试并且分成裸片，诸如代表性裸片1936。裸片1936包括电路，该电路包括如下的器件，该器件包括器件100、根据图16的方法1600制作的在掩埋介电层两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。

例如，制作工艺1928可以包括处理器1934和存储器1935以启动和/或控制制作工艺1928。存储器1935可以包括可执行指令，诸如计算机可读指令或处理器可读指令。可执行指令可以包括由诸如处理器1934的计算机可执行的一个或多个指令。

制作工艺1928可以由完全自动化或部分自动化的制作系统实现。例如，制作工艺1928可以根据调度自动化。制作系统可以包括制作装备(例如，处理工具)以执行一个或多个操作来形成器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。例如，作为说明性的非限制性示例，制作装备可以被配置为沉积一种或多种材料、蚀刻一种或多种材料、蚀刻一种或多种电介质材料、执行化学机械平坦化工艺、执行热退火、沉积导电材料、执行化学蒸汽沉积(cvd)工艺等、或其组合。

制作系统(例如，执行制作工艺1928的自动系统)可以具有分布式架构(例如，层级)。例如，制作系统可以包括根据分布式架构而分布的一个或多个处理器(诸如处理器1934)、一个或多个存储器(诸如存储器1935)和/或控制器。分布式架构可以包括控制或启动一个或多个低级系统的操作的高级处理器。例如，制作工艺1928的高级部分可以包括一个或多个处理器，诸如处理器1934，并且低级系统可以各自包括一个或多个对应的控制器或者可以由一个或多个对应的控制器控制。特定低级系统的特定控制器可以从特定高级系统接收一个或多个指令(例如，命令)，可以向从属模块或处理工具发出子命令，并且可以将状态数据传送回特定高级别。一个或多个低级系统中的每一个可以与制作装备(例如，处理工具)的一个或多个对应件(pieces)相关联。在一些实现中，制作系统可以包括分布在制作系统中的多个处理器。例如，低级系统部件的控制器可以包括处理器，诸如处理器1934。

备选地，处理器1934可以是制作系统的高级系统、子系统或部件的一部分。在另一实现中，处理器1934包括在制作系统的各种级别和部件处的分布式处理。

因此，处理器1934可以包括处理器可执行指令，其当由处理器1934执行时使得处理器1934启动或控制在掩埋介电层的两侧上具有半导体器件的器件的形成，诸如器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的形成。在一些实现中，存储器1935是存储计算机可执行指令的非暂态计算机可读介质，这些计算机可执行指令由处理器1934可执行以使得处理器1934启动半导体器件根据图16的方法1600或图17的方法1700的至少部分的形成。例如，计算机可执行指令可以是可执行的，以使得处理器1934启动或控制器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的形成。

可以将裸片1936提供给封装工艺1938，在封装工艺1938中裸片1936并入代表性封装件1940中。例如，封装件1940可以包括单个裸片1936或多个裸片，诸如系统级封装(sip)布置。例如，封装件1940可以包括或对应于图8的系统级封装或片上系统设备1822。封装件1940可以被配置为符合一个或多个标准或规范，诸如联合电子器件工程委员会(jedec)标准。

关于封装件1940的信息可以分发给各种产品设计方，诸如通过使用存储在计算机1946处的部件库。计算机1946可以包括耦合到存储器1950的处理器1948，诸如一个或多个处理核。印刷电路板(pcb)工具可以作为存储器1950处的处理器可执行指令被存储，以处理使用用户接口1944从计算机1946的用户接收的pcb设计信息1942。pcb设计信息1942可以包括电路板上的封装半导体器件的物理定位信息，封装半导体器件包括器件100、根据图16的方法1600制作的在掩埋介电层两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合。

计算机1946可以被配置为转变pcb设计信息1942以生成数据文件，诸如gerber文件1952，其具有包括电路板上的封装半导体器件的物理定位信息以及诸如迹线(例如，金属线)和通孔(例如，通孔结构)等电连接的布局的数据，其中封装半导体器件对应于包括器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的封装件1940。在其他的一些实现中，由经转变的pcb设计信息1942生成的数据文件可以具有除了gerber格式之外的其他格式。

gerber文件1952可以在板组装工艺1954处接收并且用于创建根据存储在gerber文件1952内的设计信息而制造的pcb，诸如代表性pcb1956。例如，gerber文件1952可以上载到一个或多个机器以执行pcb生产工艺的各个步骤。pcb1956可以填充有包括封装件1940的电子部件以形成代表性的印刷电路组件(pca)1958。

pca1958可以在产品制造工艺1960处接收并且被集成到一个或多个电子设备中，被集成到诸如第一代表性电子设备1962和第二代表性电子设备1964中。例如，第一代表性电子设备1962、第二代表性电子设备1964或两者可以包括图18的设备1800。作为说明性的非限制性示例，第一代表性电子设备1962、第二代表性电子设备1964或两者可以包括器件100、根据图16的方法1600制作的在掩埋介电层两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合被集成到其中的通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板计算机、便携式计算机或台式计算机。

备选地或附加地，第一代表电子设备1962、第二代表电子设备1964或两者可以包括器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合被集成到其中的基站、机顶盒、娱乐单元、导航设备、个人数字助理(pda)、监视器、计算机监视器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、包括处理器或者存储或检索数据或计算机指令的任何其他设备、或其组合。作为另一说明性的非限制性示例，电子设备1962和1964中的一个或多个可以包括远程单元(诸如移动电话)、手持个人通信系统(pcs)单元、便携式数据单元(诸如个人数据助理)、全球定位系统(gps)使能的设备、导航设备、固定位置数据单元(诸如仪表读取设备)、包括处理器或者存储或检索数据或计算机指令的任何其他设备、或其任何组合。虽然图19图示了根据本公开的教导的远程单元，但是本公开不限于这些图示的单元。本公开的各方面可以适当地用在包括包含存储器和片上电路的有源集成电路的任何设备中。

包括器件100、根据图16的方法1600制作的在掩埋介电层的两侧上具有半导体器件的器件、根据图17的方法1700制作的在掩埋介电层的两侧上具有半导体器件的器件、或其组合的器件可以被制作、处理和并入电子设备中，如在说明性工艺1900中所描述的那样。关于图1-图18公开的一个或多个方面(诸如特定器件结构或启动特定制作步骤的指令)可以被包括在库文件1912、gdsii文件1926(例如，具有gdsii格式的文件)和gerber文件1952(例如，具有gerber格式的文件)内，并且被存储在研究计算机1906的存储器1910、设计计算机1914的存储器1918、计算机1946的存储器1950、在各个阶段使用的一个或多个其他计算机或处理器(未示出)的存储器处，诸如存储在板组装工艺1954处，并且还并入一个或多个其他物理方面中，诸如掩模1932、裸片1936、封装件1940、pca1958、诸如原型电路或器件(未示出)的其他产品、或其任何组合。尽管描绘了从物理器件设计到最终产品的各种代表性生产阶段，但是在其他的一些实现中，可以使用更少的阶段或者可以包括附加的阶段。类似地，工艺1900可以由单个实体执行，或者由执行工艺1900的各个阶段的一个或多个实体执行。

尽管图1-图19中的一个或多个图示了根据本公开的教导的系统、装置或方法，但是本公开不限于这些图示的系统、装置或方法。如本文所图示或所描述的图1-图19中的任何一个的一个或多个功能或部件可以与图1-图19中的另一个的一个或多个其他部分组合。因此，本文中描述的单个实现不应当被解释为限制，并且可以在不脱离本公开的教导的情况下适当地组合本公开的实现。

所属领域的技术人员将进一步了解，结合本文中公开的实现而描述的各种说明性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器执行的计算机软件或两者的组合。上面已经在功能方面对各种说明性部件、块、配置、模块、电路和步骤进行了总体描述。将这样的功能实现为硬件还是处理器可执行指令取决于特定应用和强加于整个系统的设计约束。技术人员可以针对每个特定应用以不同方式实现所描述的功能，但是这种实现决策不应当被解释为导致脱离本公开的范围。

结合本文中的公开内容而描述的方法或算法的步骤可以直接在硬件中、在由处理器执行的软件模块中或者在两者的组合中实现。软件模块可以驻留在随机存取存储器(ram)、闪存、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、寄存器、硬盘、可移动磁盘、压缩碟只读存储器(cd-rom)、或本领域中已知的任何其他形式的非瞬态存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在备选方案中，存储介质可以是处理器的组成部分。处理器和存储介质可以驻留在专用集成电路(asic)中。asic可以驻留在计算设备或用户终端中。在备选方案中，处理器和存储介质可以作为分立部件驻留在计算设备或用户终端中。

提供先前的描述是为了使得本领域技术人员能够制作或使用所公开的实现。对于本领域技术人员来说，对这些实现的各种修改是明显的，并且在不脱离本公开的范围的情况下，本文中定义的原理可以应用于其他实现。因此，本公开不旨在限于本文所示的实现，而是符合与由所附权利要求限定的原理和新颖特征相一致的可能的最宽范围。