具有低栅极通路电感的功率半导体模块的制作方法

本发明涉及功率半导体封装的领域。特别地，本发明涉及一种功率半导体模块。

背景技术：

功率半导体模块可用于许多应用(诸如用于电驱动器的高功率转换器、牵引应用、电动式道路车辆等)中。通常，功率半导体模块具有若干功率端子和辅助端子，功率端子用于传导由功率半导体模块切换的电流，辅助端子可将栅极信号传导至模块中的一个或多个功率半导体芯片的栅电极。栅极信号可由外部栅极驱动器提供。辅助端子可包括连接到栅电极的栅极端子和连接到功率半导体模块的发射极的辅助发射极端子。栅极端子、辅助发射极端子以及在功率半导体模块内部的另外的导体可形成通过功率半导体模块的栅极通路。栅极通路或栅极电路的杂散电感可限制功率半导体模块的切换准确度和切换速度。

该问题的一个原因可为杂散电感限制了栅极电流的初始上升。特别地，这可增加切换延迟时间，即栅极电压达到阈值电压所需的时间。此外，栅极电路的杂散电感L可与栅极-发射极电容C串联而形成谐振电路。通常必须通过引入具有值的栅极电阻器来阻尼该谐振电路。较大的栅极电阻器可使切换过渡减缓，即造成增加的切换延迟时间、换向时间，且由此造成增加的切换损耗。另外，栅极电路中的欠阻尼谐振电路可导致栅极电路中不受控制的振荡的倾向增加。特别地，栅极电压可在切换期间表现出电压过冲，这可降解栅极氧化物。最终，杂散电感可耦合到外部磁场，且诱发不合需要的栅极-发射极电压，从而影响切换性能。

例如，可通过宽的导体面积来降低栅极电路的电感，这是因为宽导体需要非常低的电流密度以便承载大电流。同时，磁场可具有非常长的有效通路，从而导致低电感。

另一种可能性是使用带状线设计，在该设计中，栅极和辅助发射极导体设置成紧密地靠近，这可导致两个导体的磁场抵消。因此，这样的布置可具有非常低的杂散电感。可使用固体隔离件隔离两个导体，以尽可能地使导体之间的距离最小。

此外，必须区分栅极信号在功率模块内部和外部连接件内部的分配。在功率模块内部，栅极和辅助发射极信号可在宽导体上传输，该宽导体形成为例如基于衬底的材料(诸如PCB或DBC)的堆叠层，从而形成低电感布置。另一方面，外部栅极端子可由具有螺旋式连接器的竖直端子(典型地用于高功率半导体模块)形成，或由压销(典型地用于具有较低功率的功率半导体模块)形成，或由向上弯曲的导线框架(典型地用于传递模制的模块)形成。

单独的辅助端子通常具有比较高的杂散电感，这是因为为了节省空间且实现压入连接，它们是长且窄的，而不是短且宽的导体。此外，与辅助端子之间的低电压的需要相比，辅助端子隔开得远得多，以用于使它们更稳健(例如在被污染的环境中)，且用于考虑接收栅极驱动器板上的螺旋或按压连接所需的空间。

涉及一种用于抑制振荡的分离栅极功率模块的US7342262B2描述了内部栅极电路布局，且确定用于使模块中的裸片并联的栅极引线接合件的长度的尺寸。

EP2182551A2涉及一种用于半导体功率模块的连接布置，并且描述了用于具有多个衬底的功率模块的最佳端子布置。

WO2013/089242A1显示了一种功率半导体模块，其包括三相有源整流器。用于三个芯片的端子组件由六个等距的端子提供。端子中的两个电连接到同一电位，且将栅极端子夹在其中间。

JP2013138234A显示了具有在一个衬底上的若干芯片的功率半导体模块。

技术实现要素：

本发明的目标是提供一种具有低栅极通路电感的功率半导体模块。

通过独立权利要求的主题来实现该目标。另外的示例性实施例从从属权利要求和以下描述中显而易见。

本发明涉及一种功率半导体模块。功率半导体模块可为一种器件，其将一个或多个功率半导体芯片与电导体和端子相互地机械连接且电连接，使得功率半导体模块可用作用于较大机器(诸如整流器、逆变器、电驱动器等)的结构单元。特别地，功率半导体模块可用于电动车辆或混合动力车辆的电逆变器中，即用于由来自电池的DC电流产生用于电动机的AC电流。

在功率半导体模块和/或功率半导体芯片中，用语“功率”可涉及处理超过10 A和/或超过100 V的电流的能力。

根据本发明的实施例，功率半导体模块包括：壳体；在壳体内的至少两个功率半导体芯片；功率端子，其从壳体突出，且与半导体芯片的功率电极相互电连接；以及辅助端子，其从壳体突出，且与半导体芯片的栅电极和半导体芯片的功率电极相互电连接。

壳体可由塑料材料制成，至少两个功率半导体芯片、衬底和端子嵌入到该塑料材料中，至少两个功率半导体芯片接合到该衬底上，且端子连接到该衬底。功率端子可为例如由导线框架制成的电导体，其从壳体突出。同样地，辅助端子可为例如由相同的或不同的导线框架制成的电导体，其从壳体突出。功率端子可具有比辅助端子更大的横截面。

功率半导体芯片可基于宽带隙材料(诸如SiC)，且/或可包括晶闸管或晶体管。在晶闸管的情况下，功率电极提供阳极和阴极。在IGBT的情况下，功率电极提供发射极和集电极。在MOSFET的情况下，功率电极提供漏极和源极。在下文中，将假设功率半导体芯片容纳IGBT，且辅助端子中的一个连接到发射极，即为辅助发射极端子。然而，还有可能的是，连接到功率电极的(一个或多个)辅助端子分别连接到集电极、阳极、阴极、漏极和源极。

三个辅助端子以至少两个同轴辅助端子组件来布置。各同轴端子组件包括内辅助端子和两个外辅助端子，两个外辅助端子布置在内辅助端子的相反的侧部上，其中，内辅助端子与一个或多个半导体芯片的栅电极或一个或多个功率半导体芯片的一个功率电极相互电连接，且两个外辅助端子与栅电极和一个功率电极中的另一个电连接。

在第一实施例中，内辅助端子与栅电极相互电连接，且两个外辅助端子与功率电极(诸如发射电极或源电极)电连接。

在第二实施例中，内辅助端子与功率电极(诸如发射电极或源电极)相互电连接，且两个外辅助端子与栅电极电连接。

在两种情况下，两个外辅助端子彼此电连接，且/或具有至少三个辅助端子。

一般而言，栅极端子或辅助发射极分成两个辅助端子，其将端子中的其它端子夹在其之间。栅极控制端子(栅极端子和辅助发射极端子)中的一个可已分成两个端子，使得两个栅极端子和一个辅助发射极端子或两个辅助发射极端子和一个栅极端子从壳体突出，且布置成使得一个端子在两侧上均由各自具有相反极性的一个端子包围。

模拟和测试已显示，例如与仅使用具有与同轴端子组件相同的宽度的两个辅助端子相比，辅助端子的同轴组件造成更低的杂散电感率。

根据本发明的实施例，两个外辅助端子布置成相对于内辅助端子轴对称。这可被看作对同轴端子的定义。两个外辅助端子可具有相同的到内辅助端子的距离。

根据本发明的实施例，两个同轴端子组件之间的距离大于一个同轴端子组件中的辅助端子之间的距离。一个同轴端子组件中的辅助端子可与另一个同轴端子组件中的辅助端子组件分开。两个同轴端子组件之间的间隙可大于一个同轴端子组件中的辅助端子之间的间隙。例如，一个或多个功率端子可布置在两个同轴端子组件之间。

根据本发明的实施例，同轴端子组件中的至少一个的端子在壳体的外部同轴地布置，且/或在壳体的内部同轴地布置。同轴端子组件中的至少一个的端子可沿着其整个延伸部而基本上平行。

根据本发明的实施例，同轴端子组件中的至少一个的三个端子电连接到第一金属化层和第二金属化层，第一金属化层和第二金属化层与功率电极所接合的金属化层分开。金属化层均可由衬底(诸如DBC(直接接合铜)衬底)提供。例如，栅极的第一金属化层和第二金属化层可提供与主发射极通路分开的辅助发射极通路。该辅助发射极通路可在电流上与通过主发射极通路的功率电流去耦(例如，通过从功率半导体芯片到第二金属化层的分开的引线接合件)。

根据本发明的实施例，第一金属化层和第二金属化层提供并排地延伸的传导通路。至少成区段的辅助发射极通路可设置成接近于栅极通路。这也可有助于使栅极电路具有低杂散电感。

根据本发明的实施例，同轴端子组件中的至少一个的三个端子电连接到在功率半导体模块的衬底上的三个金属化层，该三个金属化层布置成彼此同轴。栅极通路和发射极通路的同轴布置可利用三个同轴布置的导体(诸如衬底中的金属化层)而在功率半导体模块的内部延续。

根据本发明的实施例，同轴端子组件中的至少一个的三个端子与壳体内部的导体和/或金属化层电连接，该导体和/或金属化层利用引线接合件相互连接。导体和/或金属化层可被看作栅极导体和辅助发射极导体。同样地，可以以同轴的方式来布置将这些导体相互连接的引线接合件。三组引线接合件可并排地布置，其中，外部的两组与同内部组的电位互补的电位连接。

引线接合件可分配成内部的成组的引线接合件和外部的两组引线接合件，外部的两组引线接合件布置在内部的成组的引线接合件的相反的侧部上，其中，内部的成组的引线接合件与栅电极或一个功率电极相互电连接，且外部的两组引线接合件与栅电极和一个功率电极中的另一个电连接。

不同金属化层上的栅极/辅助发射极导体对之间的相互连接可通过三组引线接合件的布置而得以实现。各组可包括至少一个引线接合件。成组的引线接合件可布置成使得用于一个电位(即，栅极电位或辅助发射极电位)的单组引线接合件在各侧上均由具有互补电位(即，相应地为辅助发射极电位或栅极电位)的一组引线接合件包围。

根据本发明的实施例，引线接合件将不同衬底上的金属化层相互连接。例如，辅助端子可接合到主衬底，一个或多个功率半导体芯片也接合到主衬底。栅极和辅助发射极通路可由接合到主衬底的额外的衬底上的金属化层提供。两个衬底均可为DBC衬底和/或PCB。

额外的金属化层(其可通过额外的DBC或PCB层实现)可用作用于功率电流(即，功率半导体器件的集电极或发射极电流)的导体。

辅助端子可通过软焊或焊接而附接到功率半导体模块内部的金属化层。金属化层可位于同一竖直水平面上，然而，它们也可相对于彼此而竖直地移位。

根据本发明的实施例，与辅助端子相互电连接的金属化层设在同与功率端子相互电连接的金属化层相同的衬底上。例如，辅助发射极导体可与主衬底上或额外的衬底上的功率发射极金属化层部分地重合。

根据本发明的实施例，同轴辅助端子组件中的至少一个包括至少第一、第二、第三和第四辅助端子，其一个接一个地布置，使得第二辅助端子布置在第一辅助端子与第三辅助端子之间，且第三辅助端子布置在第二辅助端子与第四辅助端子之间。同轴端子组件中的至少一个可为较通用的交错组件，其中，至少两个栅极端子与至少两个辅助功率电极(发射极)端子交错。

第一辅助端子和第三辅助端子可与栅电极或一个功率电极相互电连接，且第二辅助端子和第三辅助端子可与栅电极和一个功率电极中的另一个电连接。

根据本发明的实施例，功率端子和/或辅助端子由一个或多个导线框架制造。特别地，辅助栅极控制端子可通过平面型导线框架端子实现。平面型导线框架端子可用于传递模制的功率半导体模块或分立的功率半导体模块中。

一个或多个导线框架可由铜板制成。在模制之后，可通过切除端子之间的隆起而对功率端子和/或辅助端子进行精加工。

根据本发明的实施例，壳体由塑料材料提供，至少两个功率半导体芯片、功率端子和辅助端子被模制在塑料材料中。对于传递模制的功率半导体模块而言，额外的导线框架端子可基本上达到零成本，这是因为导线框架典型地为来自金属板的切除部，且切除较少的材料可不会增加成本。

根据本发明的实施例，功率端子和/或辅助端子在同一水平面或同一层处从壳体突出。当端子由接合到功率半导体模块的主衬底的一个或多个导线框架制成时，情况可能是这样。同轴端子组件中的至少一个的端子可在同一竖直水平面上实现，且/或可在同一竖直水平面上离开壳体。然而，当功率半导体模块具有多于一个的同轴端子组件时，不同的同轴端子组件的端子可布置在不同的竖直水平面上，且/或可在不同的竖直水平面上离开壳体。

根据本发明的实施例，辅助端子是弯曲的，使得其末梢沿与辅助端子从壳体突出所沿的方向正交的方向指向。例如，端子可为弯曲的，使得其为L形，其中，L的一个臂接合到壳体内部的衬底且从壳体突出，并且第二臂基本上正交于上文提到的(一个或多个)竖直水平面而延伸。

根据本发明的实施例，至少一个功率半导体芯片接合到功率端子和/或辅助端子所接合的衬底。一个或多个功率半导体芯片可被组装在基于衬底的承载件(诸如直接接合铜(DBC)衬底或印刷电路板(PCB))中。该主衬底可由与主衬底竖直地分开的额外的金属化层补充，这些额外的金属化层用于将栅极信号分配到同轴的或交错的辅助端子。额外的金属化层可由额外的衬底提供。

根据本发明的实施例，功率半导体模块包括至少一个功率半导体芯片所接合的第一、主衬底和接合到主衬底的第二、额外的衬底。第二衬底上的金属化层可与同轴辅助端子组件中的至少一个的辅助端子电连接。第二、额外的衬底可用于在功率半导体模块的内部分配栅极信号，且/或用于提供栅极电路通路。在第二、额外的衬底上，与栅电极和/或相应的功率电极电连接的金属化层可基本上平行地延伸，且/或可以以同轴的方式对齐。

根据本发明的实施例，功率半导体模块包括功率半导体芯片，其相互电连接成一个或多个半桥件，以用于将DC电流转换成AC电流。例如，功率半导体模块可包括用于电动车辆或混合动力车辆(特别是汽车)中的逆变器的一个或所有相。功率半导体模块可包括两个或更多个同轴端子组件，其均可如上文和下文描述的那样制成。

第一同轴端子组件可被设置成用于半桥件的第一半部，且第二同轴端子组件可被设置成用于半桥件的第二半部。半桥件的第一半部的所有栅极均可与第一同轴端子组件的辅助端子相互连接。半桥件的第二半部的所有栅极均可与第二同轴端子组件的辅助端子相互连接。

总而言之，通过使用可由平面型导线框架制成的特别对齐的辅助端子，可减小功率半导体模块的栅极电路的杂散电感。辅助端子同轴地布置，其中，一个辅助端子(栅极端子或辅助发射极端子)被夹在两个互补的辅助端子(即，相应地为辅助发射极端子或栅极端子)之间。该同轴辅助端子组件可与通过额外的衬底(诸如额外的DBC衬底)实现的栅极分配电路组合。同样地，可以以同轴的方式来布置将该额外的衬底与主衬底相互连接的引线接合件，从而进一步减小栅极电路的杂散电感。

本发明的这些和其它方面将从下文中描述的实施例中显而易见，并且将参考这些实施例来阐明本发明的这些和其它方面。

附图说明

在以下文本中将参考示例性实施例来更详细地阐释本发明的主题，在附图中示出这些示例性实施例。

图1显示了根据本发明的不具有壳体的功率半导体模块的部分的透视图。

图2显示了具有壳体的图1的功率半导体模块的透视图。

附图中使用的参考标号及其含义以总结的形式在参考标号列表中列出。原则上，在附图中，同样的部件设有相同的参考标号。

具体实施方式

图1显示了功率半导体模块10，其包括主衬底12，若干功率半导体芯片14接合到主衬底12。例如，半导体芯片14中的各个提供晶闸管、IGBT、MOSFET或其它半导体开关，其包括栅电极16和两个功率电极18，诸如在晶闸管或IGBT的情况下的发射极或集电极。

功率半导体芯片14利用一个功率电极18接合到主衬底12的若干金属化层20。另一个功率电极18连接到成组的引线接合件22，成组的引线接合件22将相应的功率半导体芯片14与主衬底12上的金属化层20相互电连接，该金属化层20与相应的功率半导体芯片14所接合的金属化层20不同。

此外，参照图2，功率半导体模块10包括功率端子24，其接合到主衬底12上的金属化层20，且其提供用于DC+、DC-和AC的外部连接。对于DC+、DC-和AC中的每一个而言，存在接合到同一金属化层20的两个或更多个功率端子24。用于DC+和DC-的功率端子24基本上平行，且在功率半导体模块10的第一侧26处从衬底12突出。此外，用于DC-和DC+中的一个的功率端子24布置在用于DC-和DC+中的另一个的功率端子24之间，以提供用于DC+和DC-的同轴连接。

用于AC的功率端子24基本上平行，且在功率半导体模块10的与第一侧26相反的第二侧28处从衬底12突出。

返回到图1，半导体芯片14相互电连接成半桥件，其中，连接到两个外金属化层20、20a的半导体芯片14提供半桥件的第一臂，且连接到中间金属化层20、20b的半导体芯片14提供第二臂。

主衬底12还承载金属化层30，金属化层30用于分配栅极信号。半桥件的臂中的一个的半导体芯片14的栅电极16利用引线接合件32连接到这些金属化层30。半桥件的另一个臂的半导体芯片14的栅电极16利用引线接合件32连接到衬底38的金属化层36，衬底38安装到主衬底12上的内金属化层20，内金属化层20布置在中间金属化层20、20b内。

另外的衬底40安装到中间金属化层20、20b，该衬底40承载用于分配栅极信号的金属化层42和用于分配辅助发射极信号的金属化层44。

主衬底12和衬底38、40可为DBC衬底。

在第二侧28上，功率半导体模块包括辅助端子46，其部分地接合到主衬底12的另外的金属化层48、50。金属化层48用于分配栅极信号。金属化层50用于分配辅助发射极信号。

辅助端子46以两个同轴辅助端子组件52布置，同轴辅助端子组件52布置在AC功率端子24的两侧上。同轴辅助端子组件52中的各个包括内辅助端子46a和两个外辅助端子46b，两个外辅助端子46b布置在内辅助端子46a的相反的侧部上。在图1的实施例中，内辅助端子46a是栅极端子，而外辅助端子46b是辅助发射极端子。

此外，可存在用于连接温度传感器的辅助DC连接件的辅助端子54，其也可接合到主衬底12上的金属化层。

功率端子24可由第一导线框架制成，其中，辅助端子46、54可由第二导线框架制成，第二导线框架可比第一导线框架更薄。

辅助端子46、54是弯曲的，使得其末梢56沿与辅助端子46、54和功率端子24从主衬底12突出所沿的方向正交的方向指向。末梢56可形成为可压缩的压配合末梢，可承载栅极驱动器的PCB 58可压到末梢56上。

图2显示了具有其壳体60的功率半导体模块10，功率半导体芯片14、衬底12、38、40、引线接合件22、32以及端子24、46、54的内部部分例如经由树脂传递模制而模制到壳体60中。

功率端子24和辅助端子46、56的外部部分在同一水平面处从壳体突出。

返回到图1，功率半导体模块10具有带有非常低的杂散电感的栅极电路，该杂散电感由同轴辅助端子组件52和另外的措施(诸如平行延伸的栅极导体42、48和发射极导体44，以及同轴布置的引线接合件(见下文))引起。

同轴辅助端子组件52的辅助端子46a、46b沿着其延伸部而基本上平行地延伸，电连接到第一电位(这里为栅极电压)的内辅助端子46a被夹在电连接到第二电位(这里为发射极电压)的两个外辅助端子46b之间。还有可能的是，两个外辅助端子46b电连接到第一电位，且内辅助端子电连接到第二电位。

辅助端子46a、46b在壳体60的外部和壳体60的内部同轴地延伸。电导体的同轴布置可在半导体模块10的内部(即，在壳体60的内部)延续。特别地，外端子46b所附接的金属化层20、50和端子46a所附接的金属化层30、48的部分也可并排地延伸，即可同轴地布置。

此外，为了更好地将栅极电路与功率电路去耦，有可能提供用于栅极导体和辅助电流导体的分开的电流通路。例如，下部的同轴辅助端子组件52所附接的金属化层48、50是在主衬底上的金属化层48、50，但与用于传导功率电流的金属化层20断开。

金属化层48、50仅经由引线接合件62连接到这些层和/或半导体芯片。这些引线接合件62以成同轴组的引线接合件62布置，其用于将主衬底12与衬底40和/或衬底38电连接。成组的引线接合件62在其连接点之间基本上平行地延伸。电连接到第一电位(这里为栅极电压)的内部的成组的引线接合件62a被夹在电连接到第二电位(这里为发射极电压)的外部的两组引线接合件62b之间。还有可能的是，外部的两组引线接合件62b连接到第一电位，且内部的成组的引线接合件62a连接到第二电位。

以这样的方式，同轴设计方法还用于在不同的栅极分配衬底38、40之间和/或在主衬底12与栅极分配衬底40之间的引线接合件62。在栅极分配衬底38、40堆叠到主衬底12上的情况下，可以以短且柔性的方式来设计由引线接合件62提供的引线接合件连接。

如由衬底40显示的那样，用于辅助发射极的电流通路还可设在额外的衬底上。衬底40上的用于辅助发射极的金属化层44与衬底40上的用于栅极的金属化层42平行和/或并排而延伸。

除了具有非常低的杂散电感之外，该设计对通过耦合到外部磁场而引起的干扰是非常稳健的。由一个外辅助端子46b和内辅助端子46a形成的栅极电路产生第一栅极-发射极回路，且由另一个外辅助端子46b和内辅助端子46a形成的栅极电路形成第二栅极-发射极回路。由于外部磁场对称地耦合到两个邻近的栅极-发射极回路中，且由于它们相反地定向，故来自两个回路的贡献抵消。因此，栅极电路对来自外部时变磁场(诸如，在换向电流dI/dt处于同一个或邻近的功率半导体模块中的期间的磁场)的寄生耦合是非常稳健的。

另外，对于不同的栅极分配衬底38、40的连接而言，对外部磁场的抗扰性对减少栅极电路与功率电路之间的耦合是重要的。否则，附近导体中的换向电流的dI/dt将导致所施加的栅极电压失真。因此，尤其通过同轴布置的引线接合件62实现低耦合。

虽然已经在附图和前面的描述中详细地示出且描述了本发明，但将认为这样的示出和描述是说明性或示例性的，而不是限制性的；本发明不限于所公开的实施例。通过研究附图、公开内容和所附权利要求书，实践本发明的本领域技术人员可理解且实现所公开的实施例的其它变型。在权利要求书中，词语“包括”并不排除其它元件或步骤，且不定冠词“一”或“一种”并不排除多个。单个处理器或控制器或其它单元可实现权利要求书中叙述的若干物件的功能。在互不相同的从属权利要求中叙述某些措施的纯粹的事实并不指示这些措施的组合不可用于获益。权利要求书中的任何参考标记不应被解释为限制本范围。

参考标号列表

10 功率半导体模块

12 主衬底

14 功率半导体芯片

16 栅电极

18 功率电极

20 金属化层

20a 外金属化层

20b 中间金属化层

20c 内金属化层

22 引线接合件

24 功率端子

26 第一侧

28 第二侧

30 金属化层

32 引线接合件

36 金属化层

38 栅极分配衬底

40 栅极分配衬底

42 金属化层

44 金属化层

46 辅助端子

46a 内辅助端子、栅极端子

46b 外辅助端子、辅助发射极端子

48 金属化层

50 金属化层

52 同轴辅助端子组件

54 辅助端子

56 压配合末梢

58 PCB

60 壳体

62 成组的引线接合件

62a 内部的成组的引线接合件

62b 外部的成组的引线接合件。