针对锗NMOS晶体管的用以减少源极/漏极扩散的经掺杂的STI的制作方法

文档序号:20452160发布日期:2020-04-17 23:09阅读:来源:国知局

技术特征:

1.一种集成电路(ic),其包括:

半导体主体,其包括按原子百分比至少75%的锗;

在所述半导体主体上的栅极结构,所述栅极结构包括栅极电介质和栅电极;

源极区域和漏极区域,其均与所述栅极结构相邻,使得所述栅极结构处于所述源极和漏极区域之间,所述源极区域和所述漏极区域中的至少一个包括n型杂质;以及

浅沟槽隔离(sti)区域,其邻近所述源极区域和所述漏极区域中的所述至少一个,所述sti区域包括所述n型杂质。

2.根据权利要求1所述的ic,其中,所述n型杂质是磷。

3.根据权利要求1所述的ic,其中,在所述sti区域中的所述n型杂质的浓度在1至10原子百分比的范围内。

4.根据权利要求1所述的ic,还包括所述sti区域的延伸,所述sti区域的所述延伸邻近所述半导体主体的在所述栅极结构下方的区域,所述sti区域的所述延伸不包括所述n型杂质。

5.根据权利要求1所述的ic,其中,所述sti区域的厚度在10纳米至100纳米的范围内,所述厚度是所述源极区域和所述漏极区域中的所述至少一个与第二sti区域之间的距离,所述第二sti区域与相邻的第二半导体主体相关联。

6.根据权利要求1所述的ic,其中,所述半导体主体还包括硅、铟、镓、砷、锑和氮中的至少一种。

7.根据权利要求1所述的ic,其中,所述半导体主体的锗浓度为98原子百分比或更高。

8.根据权利要求1所述的ic,其中,所述半导体主体还包括按原子百分比最高达2%的锡。

9.根据权利要求1至8中的任一项所述的ic,其中,除了所述n型杂质之外,所述源极区域和漏极区域在组成上与所述半导体主体不同,所述源极区域和漏极区域包括硅和锗中的至少一种。

10.根据权利要求1至8中的任一项所述的ic,其中,除了所述n型杂质之外,所述源极区域和漏极区域在组成上与所述半导体主体不同,所述源极区域和漏极区域还包括硅、铟、镓、砷、锑和氮中的至少一种。

11.根据权利要求1至8中的任一项所述的ic,其中,所述源极区域和漏极区域还包括按原子百分比最高达2%的锡。

12.根据权利要求1至8中的任一项所述的ic,其中,所述n型杂质是砷。

13.根据权利要求1至8中的任一项所述的ic,其中,被包括在邻近所述源极区域和所述漏极区域中的所述至少一个的所述sti区域中的n型杂质包括提供抗扩散属性的化学组成。

14.根据权利要求1至8中的任一项所述的ic,其中,所述半导体主体在鳍根上,并且所述sti区域在所述鳍根的相对的侧壁上以及所述半导体主体的相对的侧壁上。

15.根据权利要求14所述的ic,其中,所述源极区域和所述漏极区域中的所述至少一个在所述鳍根上,并且所述sti区域在所述鳍根的相对的侧壁上以及所述源极区域和所述漏极区域中的所述至少一个的相对的侧壁上。

16.根据权利要求14所述的ic,其中,所述鳍根是下面的半导体衬底的一部分。

17.根据权利要求16所述的ic,其中,所述衬底是硅,并且所述半导体主体包括锗、镓、砷、铟、锑和氮中的至少一种。

18.根据权利要求1至8中的任一项所述的ic,其中,所述源极区域和所述漏极区域中的所述至少一个在所述sti区域的最上表面上方延伸,并且层间电介质(ild)材料在所述sti区域的最上表面上。

19.一种计算系统,其包括根据权利要求1至18中的任一项所述的ic。

20.一种形成集成电路(ic)的方法,所述方法包括:

形成包括按原子百分比至少75%的锗的半导体主体;

在所述半导体主体上形成栅极结构,所述栅极结构包括栅极电介质和栅电极;

形成均与所述栅极结构相邻的源极区域和漏极区域,使得所述栅极结构处于所述源极和漏极区域之间,所述源极区域和所述漏极区域中的至少一个包括n型杂质;以及

形成邻近所述源极区域和所述漏极区域中的所述至少一个的浅沟槽隔离(sti)区域,所述sti区域包括所述n型杂质。

21.根据权利要求20所述的方法,其中,所述n型杂质是磷。

22.根据权利要求20所述的方法,其中,在所述sti区域中的所述n型杂质的浓度在1至10原子百分比的范围内。

23.根据权利要求20至22中的任一项所述的方法,还包括在形成所述栅极结构之后执行所述n型杂质到所述sti区域中的注入。

24.根据权利要求20至22中的任一项所述的方法,其中,邻近所述半导体主体的在所述栅极结构下方的区域的所述sti区域不包括所述n型杂质。

25.根据权利要求20至22中的任一项所述的方法,其中,所述sti区域的厚度在10纳米至100纳米的范围内,所述厚度是所述源极区域和所述漏极区域中的所述至少一个与第二sti区域之间的距离,所述第二sti区域与相邻的第二半导体主体相关联。


技术总结
公开了集成电路晶体管结构,其在制造期间降低诸如磷或砷之类的n型掺杂剂从锗n‑MOS器件的源极区域和漏极区域到相邻的浅沟槽隔离(STI)区域中的扩散。该n‑MOS晶体管器件可以包括按原子百分比至少75%的锗。在示例实施例中,该STI在STI的与源极和/或漏极区域相邻的区域中掺杂有n型杂质,以提供掺杂剂扩散降低。在一些实施例中,该STI区域掺杂有包括浓度按原子百分比在1%至10%之间的磷的n型杂质。在一些实施例中,经掺杂的STI区域的厚度可以范围在10至100纳米之间。

技术研发人员:G.A.格拉斯;A.S.墨菲;K.贾姆布纳桑;C.C.邦伯格;T.贾尼;J.T.卡瓦利罗斯;B.楚-孔;成承训;S.舒克西
受保护的技术使用者:英特尔公司
技术研发日:2017.09.29
技术公布日:2020.04.17
当前第2页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1