氮化硅膜和半导体器件的制造方法与流程

本发明涉及集成电路制造技术领域，尤其涉及一种氮化硅膜和半导体器件的制造方法。

背景技术：

氮化硅(si3n4)薄膜具有对可动离子(例如na⁺等)阻挡能力强、结构致密、针孔密度小、呈疏水性、化学稳定性好、介电常数大(k约为7)等优良特性，是一种在半导体、微电子学和mems领域广泛应用的薄膜材料，大量应用于钝化、隔离、电容介质、结构材料等。例如，氮化硅(si3n4)薄膜因为其具有高介电常数而被作为浮栅型闪存中的浮栅(floatinggate)和控制栅(controlgate)之间的一种介电材料(即ono，其中“o”代表sio2薄膜，“n”则代表si3n4薄膜)。另外，由于si3n4薄膜的高硬度、高可靠性、优良的抗腐蚀能力、高温稳定性以及高温抗氧化性，si3n4薄膜在材料表面改性的技术领域也有广阔的应用前景。例如，si3n4薄膜不易被氧分子、水汽和可移动离子渗透，利用这一优点，把它作为掩膜层(maskinglayer)、阻挡层或刻蚀停止层，可以在场氧化层制作时，防止晶片表面的有源区域(activearea)受氧化，从而起到保护该有源区域的作用。然而，目前很多已知的氮化硅膜的制造方法在制造氮化硅膜时，会在一定程度上损坏下方膜层，并出现形成的氮化硅膜的台阶覆盖率差的问题，影响了器件的成品率和性能。

技术实现要素：

本发明的目的在于提供一种氮化硅膜和半导体器件的制造方法，能够有效地保护下方膜层，而且能保持良好的台阶覆盖率，提高形成的半导体器件的成品率和性能。

为了实现上述目的，本发明提供一种氮化硅膜的制造方法，包括：

采用第一硅源气体和第一氮源气体，在一基底表面上沉积第一氮化硅层，所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍以上；

采用第二硅源气体和第二氮源气体，在所述第一氮化硅层的表面上沉积第二氮化硅层，所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率。

可选的，所述基底的材质包括多晶硅、金属、介电常数低于3的介质、无定形碳、含硅的抗反射材料和光刻胶中的至少一种。

可选的，所述基底的材质中含碳。

可选的，所述第一硅源气体和所述第二硅源气体分别包括硅烷(sih4)、乙硅烷(si2h6)、二氯硅烷(sih2cl2)、三氯硅烷(sihcl3)、四氯硅烷(sicl4)和六氯乙硅烷(si2cl6)中的至少一种。

可选的，所述第一氮源气体不含氨气。

可选的，所述第一氮源气体包括氮气。

可选的，沉积所述第一氮化硅层的工艺参数包括：沉积功率为工艺温度为所述硅源气体的流量为氮气的流量为10000sccm～20000sccm。

可选的，所述第二氮源气体包括氨气或者包括氨气和氮气。

可选的，沉积所述第二氮化硅层的工艺参数包括：沉积功率为工艺温度为所述硅源气体的流量为氨气(nh3)的流量为氮气(n2)的流量为

本发明提供一种半导体器件的制造方法，包括：采用上述之一的氮化硅膜的制造方法，形成所需的氮化硅膜。

可选的，所述半导体器件为包括浮栅、所述氮化硅膜和控制栅的浮栅型存储器，所述氮化硅膜形成在所述浮栅和控制栅之间并用作一种存储介质；或者，所述半导体器件为具有栅极和所述氮化硅膜的mos晶体管，所述氮化硅膜形成在所述栅极侧壁上，用作侧墙。

可选的，所述半导体器件包括层叠在所述氮化硅膜下方的下方膜层和/或层叠在所述氮化硅膜层上方的上方膜层，所述氮化硅膜作为所述下方膜层表面上的钝化层、掩膜层或阻挡保护层，和/或，作为刻蚀所述上方膜层时的刻蚀停止层。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、本发明的氮化硅膜的制造方法，将原有的一步沉积改为多步沉积，先通过第一氮源气体和第一硅源气体反应，在一基底的表面上沉积形成第一氮化硅层，所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍(例如50倍或100倍)以上，第一氮源气体来不及与基底发生反应，可以看做第一氮源气体不与基底发生反应，由此可以防止基底表面的损坏，然后通过包含氨气的第二氮源气体与第二硅源气体反应在所述第一氮化硅层的表面上沉积形成第二氮化硅层，利用所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率的特点，来改善氮化硅膜层的沉积速率和台阶覆盖率；进一步的，所述第二氮源气体中含有氨气，利用氨气在沉积表面上具有弱的氢键和一定的物理吸附的特点，来改善氮化硅膜的沉积速率和台阶覆盖率；此外，所述第一氮源气体中不含氨气而含有氮气，第二氮源气体中也含有氮气，利用氮气在一般条件下不易与其他物质发生反应的特点，降低沉积的氮化硅膜中的杂质，提高形成的氮化硅膜的性能，能够扩大氮化硅膜在半导体技术领域中的应用范围。

2、本发明的半导体器件的制造方法，由于采用了本发明的氮化硅膜的制造方法来形成所需的氮化硅膜，从而能够改善制得的半导体器件的性能。

附图说明

图1是本发明具体实施例的氮化硅膜的制造方法的流程图；

图2是本发明具体实施例的氮化硅膜的制造方法中的器件剖面结构示意图；

图3是本发明具体实施例的半导体器件的制造方法中的器件剖面结构示意图。

具体实施方式

一种已知的氮化硅膜的制造方法，使用单硅烷(sih4)、乙硅烷(si2h6)等硅原料气体以及氨气(nh3)或者氮气(n2)和氮气的混合气体，来在下方膜层上直接一步沉积形成所需厚度的氮化硅膜。这种氮化硅膜的制造过程中，下方膜层(如cnt，a-carbon，photoresist等)的碳在等离子体和加热温度条件下易与反应气体中nh3发生反应:

该反应会导致下方膜层受损；另一方面，氮化硅膜在反应气体中不添加nh3的情况下将遭受较差的台阶覆盖率问题，导致氮化硅膜沉积在间隙的侧壁上的厚度比基线(baseline)厚度更薄。

基于此，本发明提供一种氮化硅膜和半导体器件的制造方法，将上述的氮化硅膜的一步沉积改为多步沉积，首先采用硅源气体和不含氨气等会与碳发生反应的氮源气体作为反应气体，在等离子体和加热条件下在下方膜层的表面上进行第一步沉积，以避免了氨气nh3对下方膜层的损伤，然后，在采用硅源气体和含氨气的氮源气体作为反应气体进行第二步沉积，以获得良好的台阶覆盖率。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图1，本发明提供一种氮化硅膜的制造方法，包括：

s1，采用第一硅源气体和第一氮源气体，在一基底表面上沉积第一氮化硅层，所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍以上；

s2，采用第二硅源气体和第二氮源气体，在所述第一氮化硅层的表面上沉积第二氮化硅层，所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率；

请参考图2，本实施例中，步骤s1中的所述基底包括一半导体衬底和一形成在一半导体衬底200上的基底膜层201，所述半导体衬底200为后续工艺提供工作平台，可以为硅衬底、锗衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底等本领域技术人员熟知的任一半导体衬底，所述半导体衬底200中可以形成有阱区、器件隔离结构等。所述基底膜层201形成在所述半导体衬底200的表面上，可以是一层覆盖半导体衬底200所有表面的完整薄膜，也可以是经过图案化且暴露出所述半导体衬底200部分表面的图案化膜，图2中所示的膜层为图案化薄膜，具有暴露出部分半导体衬底200表面的开口。所述基底膜层201的材质可以包括多晶硅、金属、介电常数低于3的介质、碳纳米管、无定形碳、含硅的抗反射材料和光刻胶中的至少一种，例如是含碳的碳纳米管、无定形碳或光刻胶。在步骤s1中可以采用包括硅烷(sih4)、乙硅烷(si2h6)、二氯硅烷(sih2cl2)、三氯硅烷(sihcl3)、四氯硅烷(sicl4)和六氯乙硅烷(si2cl6)中的至少一种的第一硅源气体以及不含氨气(nh3)而含有氮气(n2)的第一氮源气体作为反应气体，并采用等离子体增强沉积等沉积工艺在基底膜层201及其暴露出的半导体衬底200的表面上沉积第一氮化硅层202a，第一氮化硅层202a的沉积厚度例如为50埃～500埃，沉积所需的工艺参数包括：沉积功率(hf)为工艺温度为所述第一硅源气体的流量为氮气的流量为10000sccm～20000sccm。在本发明的一些实施例中，所述第一硅源气体可以仅仅是硅烷，第一氮源气体可以仅仅是氮气，因为氮气具有非常强的键能，必须通过电子冲击解离来雾化，以便参与沉积过程，这导致膜层201表面上出现一定程度的n原子的化学吸附，进而影响沉积速率和台阶覆盖率，但是却能保证形成的第一氮化硅层202a中的杂质较少，甚至没有杂质。需要说明的是，第一氮源气体不仅仅限于氮气，只要所述第一氮源气体和所述第一硅源气体的反应速度远远超过所述第一氮源气体和所述基底的反应速度，使得第一氮源气体来不及与基底膜层201反应即可，例如所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍、数百倍甚至数千倍，再例如在本发明的其他实施例中，所述第一氮源气体可以包括有机胺，还可以包括氦(he)、氖(ne)、氩(ar)、氪(kr)、氙(xe)中的任一种稀有气体。

在步骤s1中，由于所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍，第一氮源气体来不及与基底膜层201反应，因此在沉积形成第一氮化硅层202a时，可以防止基底膜层201对反应气体敏感而发生反应，进而防止沉积第一氮化硅层202a时对基底膜层201造成损伤。

请继续参考图2，在步骤s2中，可以采用与第一硅源气体相同的第二硅源气体，且改用含氨气的第二氮源气体作为反应气体，并采用等离子体增强沉积等沉积工艺在第一氮化硅层202a的表面上沉积第二氮化硅层202b，所述第二氮源气体和所述第二硅源气体的反应速度大于所述第一氮源气体和所述第一硅源气体的反应速度，使得所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率，相同时间内沉积的第二氮化硅层202b比第一氮化硅层202a厚，且在基底膜层201的开口(即间隙)侧壁、顶部、底部的沉积厚度大致相同，由此提高了台阶覆盖率，第一氮化硅层202a在第二氮化硅层202b沉积过程中保护基底膜层201，以避免其遭受到第二氮源气体的损伤，第二氮化硅层202b和第一氮化硅层202a组成本实施例的氮化硅膜202。步骤s2中的第二硅源气体采用与步骤s1中的第一硅源气体相同种类的气体，仅仅是对硅源气体的流量进行适应性调整(例如调大)，从而可以避免更换硅源气体的成本和操作，简化工序并降低成本，由于本实施例中的第二氮源气体相比第一氮源气体多了氨气，而氨气在沉积表面上具有弱的氢键和物理吸附，不需要等离子体离解，因此可以改善第二氮化硅层202b的台阶覆盖率以及沉积速率。在本实施例中,沉积第二氮化硅层202b所需的工艺参数包括：沉积功率为工艺温度为所述硅源气体的流量为氨气(nh3)的流量为氮气(n2)的流量为在本发明的其他实施例中，第二氮源气体和第二硅源气体的选材主要能够使得所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率即可，例如所述第二氮源气体可以包括氨气和/或有机胺，还可以包括氦(he)、氖(ne)、氩(ar)、氪(kr)、氙(xe)中的任一种稀有气体。

需要说明的是，本发明的氮化硅膜的制造方法，并不仅仅限于形成第一氮化硅层202a和第二氮化硅层202b两层膜，还可以根据器件性能要求，在第一氮化硅层202a和第二氮化硅层202b之间，和/或，第一氮化硅层202a和基底膜层201之间，和/或，第二氮化硅层202b之上，通过选择合适的硅源气体、氮源气体以及其他气体，并配置合适的温度、功率以及气体流量来沉积适合的氮化硅层，例如，第一氮化硅层202a和基底膜层201之间，采用硅烷、含碳的气体以及氮气作为反应气体，形成掺碳的氮化硅层，以进一步增强基底膜层201的性能并为阻挡后续氮化硅层的沉积对基底膜层201的损伤；再例如，在第一氮化硅层202a和第二氮化硅层202b之间，和/或，第二氮化硅层202b之上，采用硅烷、含硼的气体以及氮气作为反应气体，形成掺硼的氮化硅层，所述掺硼的氮化硅层与包括第一氮化硅层202a和第二氮化硅层202b在内的所有的氮化硅层一起形成具有应力的氮化硅膜，以满足一些需要引入应力的半导体器件的制造。

由上所述，本发明的氮化硅膜的制造方法，将原有的一步沉积改为多步沉积，先通过第一氮源气体和第一硅源气体反应，在一基底的表面上沉积形成第一氮化硅层，所述第一氮源气体和所述第一硅源气体的反应速度是所述第一氮源气体和所述基底的反应速度的数十倍(例如50倍或100倍)以上，第一氮源气体来不及与基底发生反应，可以看做第一氮源气体不与基底发生反应，由此可以防止基底表面的损坏，然后通过包含氨气的第二氮源气体与第二硅源气体反应在所述第一氮化硅层的表面上沉积形成第二氮化硅层，利用所述第二氮化硅层的沉积速率大于所述第一氮化硅层的沉积速率的特点，来改善氮化硅膜层的沉积速率和台阶覆盖率；进一步的，所述第二氮源气体中含有氨气，利用氨气在沉积表面上具有弱的氢键和一定的物理吸附的特点，来改善氮化硅膜的沉积速率和台阶覆盖率；此外，所述第一氮源气体中不含氨气而含有氮气，第二氮源气体中也含有氮气，利用氮气在一般条件下不易与其他物质发生反应的特点，降低沉积的氮化硅膜中的杂质，提高形成的氮化硅膜的性能，能够扩大氮化硅膜在半导体技术领域中的应用范围。

请参考图2和图3，本发明还提供一种半导体器件的制造方法，包括：

首先，提供一半导体衬底200，在所述半导体衬底200上形成基底膜层201；

接着，采用上述之一的氮化硅膜的制造方法，在所述基底膜层201的表面上形成所需的氮化硅膜202。

请参考图2，在本发明的一实施例中，所述基底膜层201的材质可以根据其在待制造的半导体器件的功能来选择，可以是多晶硅、金属、低k介质、石墨烯等碳纳米管(cnt)材料、无定形碳(α-carbon)和光刻胶(photoresist)等，所述氮化硅膜202作为所述下方膜层201表面上的钝化层、掩膜层或阻挡保护层。例如，所述基底膜层201为形成在半导体衬底200上的栅极，所述半导体器件为具有所述半导体衬底200、所述栅极和所述氮化硅膜202的mos晶体管，所述氮化硅膜202沉积后经侧墙刻蚀工艺形成为所述栅极侧壁上的侧墙；再例如，所述基底膜层201为金属互连结构或者金属层间介质(imd)，沉积的所述氮化硅膜202作为阻挡水汽和可移动离子向下渗透的钝化层；再例如，所述基底膜层201为金属前介质层(pmd)，后续需要形成铜等金属层，沉积的所述氮化硅膜202用作后续的金属层形成前的阻挡层，阻挡后续形成的金属层中的可移动离子向基底膜层201和半导体衬底200中扩散。

请参考图3，在本发明的另一实施例中，所述半导体器件包括层叠在所述氮化硅膜202下方的基底膜层201和层叠在所述氮化硅膜层上方的上方膜层203，所述氮化硅膜202可以作为刻蚀所述上方膜层203时的刻蚀停止层或者刻蚀基底膜层201的掩膜层，或者，所述半导体器件为包括浮栅、所述氮化硅膜202和控制栅的浮栅型存储器，所述基底膜层201用于形成所述浮栅，所述上方膜层用于形成控制栅，所述氮化硅膜202为所述浮栅和控制栅之间的存储介质材料，所述氮化硅膜202和基底膜层201之间以及所述氮化硅膜202和上方膜层203之间均形成有一层氧化硅，氮化硅膜202夹在两层氧化硅之间一起作为所述浮栅型存储器的存储介质，即ono(氧化硅-氮化硅-氧化硅)。

综上所述，本发明的半导体器件的制造方法，由于采用了本发明的氮化硅膜的制造方法来形成所需的氮化硅膜，从而能够改善制得的半导体器件的性能。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。