本发明涉及量子信息处理或量子计算领域。本发明特别地涉及具有自旋量子位(quantumbits或qubits)的量子器件。
背景技术
在该领域中，存在纠错码(被称为“表层编码”)来补偿量子位的缺陷，以修复量子信息的丢失并因此执行非常复杂的量子计算。使用量子位矩阵来实现这种类型的纠错码，量子位矩阵例如采用硅，量子位矩阵处于如图1所示的二维矩阵1的形式。
在该图1中，具有标记10的白圈表示数据量子位，而具有标记12的黑圈表示测量量子位。相邻的量子位10、12通过隧穿势垒14彼此连接。在该矩阵1中，数据量子位10彼此交错排列，并且测量量子位12彼此交错排列。这些量子位10、12对齐且布置成行和列的形式。最后，量子位10、12被布置成使每个数据量子位10连接到两个(对布置在矩阵角落的数据量子位10而言)、三个(对布置在矩阵边缘的数据量子位10而言)或四个(对未布置在矩阵角落且未布置在矩阵边缘的所有其它数据量子位10而言)测量量子位12，并且使每个测量量子位12连接到两个(对布置在矩阵角落的测量量子位12而言)、三个(对布置在矩阵边缘的测量量子位12而言)或四个(对未布置在矩阵角落且未布置在矩阵边缘的所有其它测量量子位12而言)数据量子位10。
如果这种量子位矩阵1要起作用，则至少每个测量量子位12(以及可能的数据量子位10)必须耦合到检测元件(图1中未示出)，该检测元件的操作类似于“单电子晶体管”(singleelectrontransistor，set)的操作，以检测在该检测元件耦合到的量子位上是否存在电荷。还能够使用该检测元件来向测量量子位12中的至少一个(可能的话，还能够向数据量子位10中的至少一个)发送电荷载流子(电子或空穴)或者接收来自测量量子位12中的至少一个(可能的话，来自数据量子位10中的至少一个)的电荷载流子(电子或空穴)。
这种量子位矩阵1引起的第一个问题在于：必须在这种结构中对量子位10、12进行寻址。每个测量量子位12以及可能的每个数据量子位10必须连接到形成从矩阵1外部通向该量子位的电接入口的电连接。例如，考虑3×3量子位矩阵(9个量子位布置成三行三列的正方形形式)，这九个量子位中的每一个量子位的电寻址连接的产生至少需要两个电气互连层面：用于该矩阵的中心量子位的第一层面和用于该中心量子位周围的其他量子位的第二层面。这是因为对这些量子位的全部电连接而言，量子位之间的距离太小而无法在单个电气互连层面上实现，考虑5×5矩阵，即二十五个量子位，至少需要三个电气互连层面。一般来说，针对n×n量子位矩阵，当n为偶数时，需要n/2个电气互连层面，当n为奇数时，需要(n+1)/2个电气互连层面。当n较大时，例如大于约40或者甚至大于约30，对这些层面而言，电气互连层面的数量太大而无法在实际中进行制作。
这种矩阵1引起的第二个问题在于：制作耦合到量子位的检测元件。考虑制作量子位(例如两个相邻的量子位，彼此间隔约5nm至100nm之间的距离，并且每个量子位具有横向尺寸，例如介于约5nm和100nm之间的直径)所需的尺寸，设想在该量子位矩阵1内制造这些检测元件是困难的。
此外，这种矩阵1引起的第三个问题在于：如同对量子位进行寻址一样，由于需要进行大量的电连接，因此检测元件的寻址也是个问题。
技术实现要素：
本发明的一个目的在于公开一种具有自旋量子位的量子器件，在该量子器件中，采用更少数量的电气互连层面来对通过形成二维矩阵来布置的量子位进行寻址。
为了实现上述目的，本发明公开了一种具有自旋量子位的量子器件，该量子器件至少包括：
-第一半导体层，包括通过隧穿势垒彼此连接的数据量子位和测量量子位的第一矩阵；
-对数据量子位和测量量子位进行寻址的装置，被配置成通过场效应来控制每个隧穿势垒的导电并且至少包括：
·第一导电部分和第二导电部分，分别布置在第一叠置金属化层面和第二叠置金属化层面中；
·第一导电通路和第二导电通路，各自包括分别连接到所述第一导电部分和所述第二导电部分中的一个的第一端以及面向所述隧穿势垒中的一个放置的第二端；
-第一介电层，插入于所述隧穿势垒和所述第一导电通路及所述第二导电通路的所述第二端之间。
因此，在该器件中，提出采用通过定位成面向连接量子位的隧穿势垒的导电通路形成的静电栅(electrostaticgates)，而不是使用直接连接到这些量子位的电连接，来对数据量子位和测量量子位进行寻址。借助于金属化层面的导电部分来极化这些导电通路。每个导电通路形成将量子位连接在一起的隧穿势垒中的一个的静电控制栅。这些控制栅被以矩阵的形式进行布置。
单独的量子位可以根据对连接到该量子位的隧穿势垒(例如根据被寻址的量子位在矩阵中的位置为两个、三个或四个隧穿势垒)的行寻址和列寻址来控制，并且通过形成为面向这些隧穿势垒的静电栅来控制。
可能的是，在优化模式中，因为对连接到被寻址的量子位的隧穿势垒的静电势的控制可以影响连接到这些隧穿势垒的相邻量子位，所以也可以对与被寻址的量子位相邻的量子位的隧穿势垒的静电势进行控制。然而，当对量子位进行寻址时，由于进行了行寻址和列寻址，所以与相邻量子位相比，该量子位连接到更大量的静电势受到控制的隧穿势垒。
采用这种寻址方式，不管量子位矩阵的大小和该矩阵中包括的量子位的数量如何，能够仅使用两个金属化层面对每个数据量子位或测量量子位进行单独寻址。
隧穿势垒可以由比形成量子位的那些半导体部分更窄的半导体部分形成。这种更窄的半导体部分被称为“收缩部”。
每个数据量子位可以连接到至少两个相邻的测量量子位，并且每个测量量子位可以连接到至少两个相邻的数据量子位。
所述量子器件可以使得：
-在第一矩阵中，数据量子位和测量量子位沿互相垂直的第一方向和第二方向对齐，形成所述第一矩阵的行和列；
-第一导电通路的第二端被布置成面向隧穿势垒中的一些隧穿势垒，该一些隧穿势垒被称为第一隧穿势垒，所述第一隧穿势垒各自将位于所述第一矩阵的同一行上的数据量子位中的一个和相邻的测量量子位中的一个相连接；
-第二导电通路的第二端被布置成面向其他隧穿势垒中的一些隧穿势垒，该一些隧穿势垒被称为第二隧穿势垒，所述第二隧穿势垒各自将位于所述第一矩阵的同一列上的数据量子位中的一个和相邻的测量量子位中的一个相连接。
第一导电部分中的每一个可以连接到第一导电通路的第一端，所述第一导电通路的第二端面向第一隧穿势垒，该第一隧穿势垒将位于所述第一矩阵的两个相邻列上的数据量子位和测量量子位相连接，并且所述第二导电部分中的每一个可以连接到所述第二导电通路的第一端，所述第二导电通路的第二端面向第二隧穿势垒，该第二隧穿势垒将位于所述第一矩阵的两个相邻行上的数据量子位和测量量子位相连接。
在第一实施例中，量子器件还可以包括第二半导体层，该第二半导体层包括第二电荷检测器矩阵，例如其中每个第二电荷检测器矩阵包括一个量子点，测量量子位中的每一个可以通过在第一半导体层和第二半导体层之间延伸的第一半导体部分电连接到所述电荷检测器中的一个，所述第一半导体部分中的每一个可以耦合到至少一个栅，该至少一个栅被配置成控制通过所述第一半导体部分连接的所述电荷检测器和所述测量量子位之间的隧穿耦合。在这种情况下，第一栅中的每一个控制第一半导体部分中的一个内的导电，所述第一半导体部分中的每一个将测量量子位中的一个连接到电荷检测器中的一个。在该配置中，制成电荷检测器的半导体层面与数据量子位和测量量子位所处的层面不同。这种配置解决了在制造量子位时在根据现有技术的结构中遇到的密度问题，因而可以用来制造小的数据量子位和测量量子位(例如两个相邻量子位之间的间距介于约5nm和100nm之间，每个量子位的横向尺寸例如直径介于约5nm和100nm之间)。还减少了与制成电荷检测器的第二矩阵相关的限制。
此外，在第一实施例中，第一半导体部分中的每一个可以被耦合到第一栅和第二栅，该第一栅和第二栅被配置成控制通过所述第一半导体部分连接的所述电荷检测器和所述测量量子位之间的隧穿耦合，并且该第一栅和第二栅是不同的且彼此间隔一定距离，并且所述量子器件还可以包括：
-第三导电部分，各自连接到第一栅，所述第一栅布置在至少连接到位于第一矩阵的同一列上的测量量子位的第一半导体部分周围；
-第四导电部分，各自连接到第二栅，所述第二栅布置在至少连接到位于第一矩阵的同一行上的测量量子位的第一半导体部分周围。
在第一实施例中，第一栅和第二栅可以是涂覆层并且各自可以布置在所述第一半导体部分中的一个周围。
在第二实施例中，量子器件还可以包括第二半导体层和第二电荷检测器矩阵，所述第二电荷检测器矩阵由在第一半导体层和第二半导体层之间延伸的第二半导体部分形成，所述第二半导体部分中的每一个可以通过至少一个第三隧穿势垒连接到围绕所述第二半导体部分布置在所述第一半导体层的平面中的测量量子位中的至少一个。
与在第二半导体层内制作所述电荷检测器以及第一半导体部分将这些电荷检测器至少连接到测量量子位的第一实施例不同，第二实施例公开了一种使用在第一半导体层和第二半导体层之间延伸的第二半导体部分来制作电荷检测器的方法。在该第二实施例中，电荷检测器不是通过形成于第一半导体部分周围的第一栅和第二栅来寻址，相反，它们借助于数据量子位和测量量子位寻址装置来寻址，该寻址装置用来控制将电荷检测器至少连接到测量量子位的第三隧穿势垒的导电。该第二实施例的优点在于不需要在两个半导体层之间制成涂覆栅。
根据该第二实施例的一个有利配置，第二半导体部分中的每一个可以通过至少两个第三隧穿势垒连接到围绕所述第二半导体部分布置在所述第一半导体层的平面中的至少两个测量量子位。根据该配置的量子器件具有如下优点：通过将电荷检测器设置成至少由多个测量量子位共用而减少了所使用的电荷检测器的数量。
有利地，每个数据量子位可以连接到电荷检测器中的一个。
在这种情况下，在第一实施例中，每个数据量子位可以通过可以耦合到至少一个栅的第一半导体部分中的一个电连接到电荷检测器中的一个，所述至少一个栅被配置成控制通过所述第一半导体部分连接的电荷检测器和数据量子位之间的隧穿效应。此外，关于将电荷检测器连接到测量量子位的第一半导体部分，将电荷检测器连接到数据量子位的第一半导体部分中的每一个可以耦合到第一栅和第二栅，该第一栅和第二栅被配置成控制通过所述第一半导体部分连接的电荷检测器和数据量子位之间的隧穿耦合，并且该第一栅和第二栅是不同的且彼此间隔一定距离，并且在这种情况下，所述量子器件具有：
-第三导电部分，各自连接到第一栅，所述第一栅布置在连接到位于第一矩阵的同一列上的数据量子位的第一半导体部分周围；
-第四导电部分，各自连接到第二栅，所述第二栅布置在连接到位于第一矩阵的同一行上的数据量子位的第一半导体部分周围。
针对将电荷检测器连接到数据量子位的这些第一半导体部分，可能的是，第一栅和第二栅是涂覆层并且各自布置在这些第一半导体部分中的一个周围。
在第二实施例中，当数据量子位中的每一个连接到电荷检测器中的一个时，所述第二半导体部分中的每一个可以通过至少一个第三隧穿势垒连接到围绕所述第二半导体部分布置在第一半导体层的平面中的测量量子位或数据量子位中的至少一个。此外，第二半导体部分中的每一个可以通过四个第三隧穿势垒连接到围绕所述第二半导体部分布置在第一半导体层的平面中的至少两个测量量子位和至少两个数据量子位。
第一半导体层可以布置在第二半导体层和第一金属化层面及第二金属化层面之间。
第二半导体层还可以包括被配置为形成电荷载流子储层的掺杂部分，电荷检测器借助于第四隧穿势垒连接到该电荷载流子储层。
根据一个有利配置，掺杂部分中的每一个可以连接到多个电荷检测器，该多个电荷检测器布置在第二矩阵的同一行或同一列上。因为不需要对第四隧穿势垒进行单独控制，所以将掺杂部分设置成由多个电荷检测器共用是有利的。
量子器件还可以包括第二栅，所述第二栅被配置为通过场效应来控制第四隧穿势垒中的每一个的导电。第二栅可以由平行于第一矩阵的行或列延伸的第五导电部分形成，第五导电部分被布置成面向第四隧穿势垒并且通过第二介电层与第四隧穿势垒间隔开。此外，第五导电部分可以形成在导电层面中以使得第二半导体层位于所述第一半导体层和所述导电层面之间。
第五导电部分中的每一个可以形成多个第二栅。
本发明还涉及一种制造具有自旋量子位的量子器件的方法，该方法至少包括以下步骤：
-在第一半导体层中制作通过隧穿势垒彼此连接的数据量子位和测量量子位的第一矩阵；
-在所述第一半导体层上制作第一介电层；
-制作第一导电部分和第二导电部分，所述第一导电部分和所述第二导电部分分别布置在第一叠置金属化层面和第二叠置金属化层面中；
-制作第一导电通路和第二导电通路，所述第一导电通路和第二导电通路各自包括第一端和第二端，所述第一端分别连接到第一导电部分和第二导电部分中的一个，所述第二端面向隧穿势垒中的一个以使得所述第一介电层被插入于所述隧穿势垒和所述第一导电通路及第二导电通路的第二端之间。
附图说明
在阅读参照附图仅作为参考并且以非限制性方式给出的示例实施例的描述之后，本发明将得到更好的理解，在附图中：
-图1概略地示出了二维自旋量子位矩阵；
-图2至图5对应于根据本发明的第一实施例的量子器件的一部分的不同简图；
-图6概略地示出了根据本发明的第二实施例的量子器件的一部分；
-图7a至图7l示出了根据本发明的一个特定实施例的制造量子器件的方法的步骤。
在下文中描述的不同附图中的相同、相似或等同的部分具有相同的附图标记，以便于不同附图之间的比较。
为使附图更易于理解，附图中所示的不同部分并未以相同尺度来显示。
必须理解的是，不同的可能性(变型和实施例)是互不排斥的并且它们可以互相组合。
具体实施方式
首先参见图2至图5，其概略地示出了第一实施例的量子器件100的一部分。
量子器件100包括布置成如上文参照图1所描述的“表层编码”型矩阵的自旋量子位。该自旋量子位在例如包括硅的半导体层102内制成。标记104表示数据量子位，标记106表示测量量子位。量子位104、106中的每一个的横向尺寸(在x、y平面中)例如直径或边介于约5nm和100nm之间且有利地等于约40nm，并且它们的厚度例如介于约5nm和30nm之间。位于矩阵的同一行或同一列上的两个相邻量子位104、106之间的距离可以例如介于约5nm和100nm之间，并且有利地约为40nm。
在该矩阵中，数据量子位104彼此交错排列，并且测量量子位106彼此交错排列。这些量子位104、106布置成行和列的形式。最后，量子位104、106被布置成使得每个数据量子位104连接到两个(当量子位布置在矩阵角落时)、三个(当量子位布置在矩阵边缘时)或四个(对未布置在矩阵角落且未布置在矩阵边缘的其他量子位而言)测量量子位106，并且类似地，每个测量量子位106连接到两个、三个或四个数据量子位104。
量子位104、106通过与层102的半导体部分对应的隧穿势垒108彼此互连。位于矩阵的同一行或同一列上的两个相邻量子位之间的间距对应于隧穿势垒108中的一个的长度。形成隧穿势垒108的半导体部分的厚度可以例如类似于形成量子位104、106的那些半导体部分的厚度，换言之，厚度介于约5nm和30nm之间，并且它们的宽度小于量子位104、106的横向尺寸(例如直径)，例如介于约5nm和40nm之间。
图2对应于器件100的一部分的概略透视图，该图中仅示出了两个数据量子位104和两个测量量子位106。图3对应于器件100的一部分的概略俯视图，该图中示出了包括五个数据量子位104和四个测量量子位106的3×3矩阵。
如图4所示，制作量子位104、106的半导体层102覆盖有介电层111和介电材料110。两个金属化层形成在该介电材料110内。两个层面中的第一层面(标记为112)位于半导体层102和两个层面中的第二层面(标记为114)之间。
介电材料110例如包括sio2，或者有利地包括介电常数的值小于sio2的值的介电材料(“低k”材料)，诸如例如sioch或多孔sio2。
金属化的第一层面112(被称为第一导电部分116)形成沿第一方向延伸的纵向部分，换言之，使它们的最大尺寸近似平行于该第一方向。该第一方向近似平行于量子位矩阵104、106的行或列。在图2至图5所示的第一实施例中，第一导电部分116平行于y轴延伸，换言之，平行于这些图所示的量子位矩阵104、106的列延伸。第一导电部分116中的每一个面向将形成矩阵的两个相邻列的量子位104、106相连接的隧穿势垒108延伸。因此，针对n×n维量子位矩阵104、106，第一金属化层面112包括(n-1)个第一导电部分116，该(n-1)个第一导电部分各自在将属于矩阵的两个相邻列的量子位104、106相连接的隧穿势垒108上方延伸。
第一导电通路118在位于第一金属化层面112和介电层111之间的介电材料110的一部分中被制成。与第一导电部分116一样，这些第一通路118被布置成面向隧穿势垒108，该隧穿势垒中的每一个连接属于两个相邻列的两个相邻的量子位104、106。第一通路118中的每一个包括电连接到第一导电部分116中的一个的第一端120以及接近隧穿势垒108中的一个的第二端122，而第二端122使得介电层111存在于该第二端122和所述隧穿势垒108之间。该介电层111的厚度可以例如介于约2nm和20nm之间。
该介电层111的材料使得其有利地具有比sio2的介电常数高的介电常数(“高k材料”)，并且可以例如为sio2/hfo2、sio2/氮化硅双层，或者可以包括sico。
金属化的第二层面114(被称为第二导电部分124)形成沿与第一导电部分116的第一方向近似垂直的第二方向延伸的纵向部分。在图2至图4中，第二导电部分124平行于x轴延伸，换言之，平行于这些图所示的量子位矩阵104、106的行延伸。第二导电部分124中的每一个面向将形成矩阵的两个相邻行的量子位104、106相连接的隧穿势垒108延伸。因此，针对n×n维量子位矩阵104、106，第二金属化层面114包括(n-1)个第二导电部分124，该(n-1)个第二导电部分各自在将属于矩阵的两个相邻行的量子位104、106相连接的隧穿势垒108上方延伸。
第二导电通路126在位于第二金属化层面114和介电层111之间的介电材料110的一部分中被制成。与第二导电部分124一样，这些第二通路126被布置成面向隧穿势垒108，该隧穿势垒中的每一个连接属于两个相邻行的两个相邻的量子位104、106。第二通路126中的每一个包括电连接到第二导电部分124中的一个的第一端128以及接近隧穿势垒108中的一个的第二端130，而第二端130使得介电层111存在于该第二端130和所述隧穿势垒108之间。
在器件100中，量子位104和106不是通过各自被直接连接到量子位104、106中的一个的电连接来寻址，而是通过导电部分116、124和导电通路118、126来寻址，该导电部分116、124和导电通路118、126可以用来以与场效应晶体管的栅极类似的方式通过借助于场效应对隧穿势垒108内的导电的控制来控制被寻址的量子位的位置。因此，导电部分116、124和导电通路118、126可以被视为形成控制量子位104、106之间的隧穿链中的导电的栅。在图3的示例中，通过在该图中可以看到并且与该量子位104相邻(俯视图)的两个第一导电部分116和两个第二导电部分124，并且通过位于将该数据量子位104连接到该数据量子位104周围的四个测量量子位106的隧穿势垒108上方的第一导电通路118和第二导电通路126，来控制位于所示出的矩阵中心的数据量子位104的电势。
针对n×n量子位矩阵104、106，导电部分116、124中的每一个可以用来作用于n个隧穿势垒108，并且因此作用于2n个量子位104、106(通过所述n个隧穿势垒108连接的那些量子位)的电势。不管n的值如何，只要两个金属化层面就足以对n×n量子位矩阵中的所有量子位进行寻址。因此，针对这种n×n量子位矩阵，2(n-1)个导电部分和2n(n-1)个导电通路足以单独对矩阵中的各个量子位进行寻址。考虑到每个导电通路作用于连接两个量子位104、106的一个隧穿势垒108，则最多可以单独且同时对n(n-1)个量子位进行寻址。
除了制作量子位104、106和隧穿势垒108的半导体层102(被称为第一半导体层102)以及形成量子位104、106的寻址装置的金属化层面112、114之外，器件100还包括第二半导体层132，将检测电荷的电荷检测器134被布置在该第二半导体层中，并且电荷检测器134还采用量子位104、106来交换电荷(电子或空穴)。这些电荷载流子134的物理特性(大小、间距、材料等)类似于数据量子位104和测量量子位106的那些物理特性。
第一半导体层102位于第二半导体层132和第一金属化层面112之间。另一介电层133被插入于第一半导体层102和第二金属化层面132之间。
每个电荷检测器134例如由第二半导体层132的一部分形成，尺寸与量子位104、106的尺寸类似。例如，每个电荷检测器134在第二半导体层132的平面中的截面近似为直径等于约40nm的圆。两个相邻的电荷检测器134例如彼此间隔介于约5nm和100nm之间的距离，例如约为40nm。
至少每个测量量子位106以及可能的每个数据量子位104连接到面向该量子位104、106的电荷检测器134中的一个。通过形成在层102和层132之间延伸的柱的半导体部分136，在介电层133中形成测量量子位106(以及可能的数据量子位104)和电荷检测器134之间的连接。因此，当电荷检测器134仅连接到测量量子位106时，在第二层132中制成的电荷检测器134的数量和半导体部分136的数量各自等于在第一层102中制成的测量量子位106的数量，并且当电荷检测器134连接到测量量子位106并且连接到数据量子位104时，在第二层132中制成的电荷检测器134的数量和半导体部分136的数量各自等于量子位104、106的总数量。在图5中仅示出了一个电荷检测器134和一个半导体部分136。
此外，在该第一实施例中，通过形成与由量子位104、106形成的第一矩阵类似的第二矩阵来布置电荷检测器134，并且因此器件100包括n2或n2/2个电荷检测器134(在n×n量子位矩阵104、106的情况下)。
每个电荷检测器134连接到供应电荷检测器134的电荷载流子(电子或空穴)储层，然后连接到具有电荷载流子的量子位106以及可能的量子位104。在本文所描述的第一实施例中，布置在第二电荷检测器矩阵134的同一行或同一列上的电荷载流子134连接到平行于电荷检测器134的该行或该列延伸的第二半导体层132的同一掺杂部分138。在图5的示例中，掺杂部分138平行于x轴延伸，换言之，平行于电荷检测器矩阵134的行延伸。作为变型，掺杂部分138可以平行于y轴延伸，换言之，平行于电荷检测器矩阵134的列延伸。
电荷检测器134通过隧穿势垒140连接到掺杂部分138。例如，这些隧穿势垒140的性质类似于将量子位104、106彼此连接的隧穿势垒108，换言之，由具有使它们形成隧穿势垒的尺寸和形状的半导体部分形成。
通过各自形成于部分136周围的栅142来控制电荷载流子在测量量子位106或可能的数据量子位104和电荷检测器134之间的通过。在图5中，第一栅142a和第二栅142b由围绕部分136中的一个的导电材料的部分形成，介电材料166存在于该部分136和该栅导电材料之间。这些栅142a、142b的操作类似于晶体管的栅极的操作，并且它们静电地并根据施加到它们上的电势来控制部分136中的电荷在电荷检测器134中的一个和数据量子位104或测量量子位106中的一个之间的通过。
在本文所描述的第一实施例中，由于沿平行于量子位矩阵104、106的行或列(平行于图5的示例中的列，换言之，平行于y轴)的方向延伸的第三纵向导电部分144以及沿垂直于第三导电部分144的方向(在图5中平行于x轴)的方向延伸的第四纵向导电部分146，对栅142a、142b进行寻址。为了能够单独对每个测量量子位106及可能的每个数据量子位104进行寻址，部分136中的每一个被通过两个彼此间隔开的不同导电部分形成的两个栅142a、142b包围。第一栅142a连接到第三导电部分144中的一个，第二栅142b连接到第四导电部分146中的一个。
第三导电部分144和第四导电部分146中的每一个连接到形成于布置在同一行或同一列上的部分136中的每一个周围的两个栅142a、142b中的一个。因此，在图5的示例中，所示出的第三导电部分144电连接到所示出的第一栅142a并且连接到位于所示出的第一栅142a所属于的那一列上的其他第一栅142a。所示出的第四导电部分146电连接到所示出的第二栅142b并且连接到位于所示出的第二栅142b所属于的那一行上的其他第一栅142b。
通过在连接到围绕该部分136的第一栅142a和第二栅142b的第三导电部分144和第四导电部分146上施加合适的电势来控制电荷载流子在部分136中的一个中的通过。
第三导电部分144和第四导电部分146被布置在介电层133中。
为了控制电荷载流子在将电荷检测器134连接到掺杂部分138的隧穿势垒140中的通过，第五导电部分148形成于位于第二半导体层132下方的导电层150内。虽然不需要单独对第四隧穿势垒140进行寻址，但这是可能的。这些第五导电部分148中的每一个可以同时控制一组隧穿势垒140的导电，例如与位于如图5中的情况的同一行上或同一列上的电荷检测器134相关联的所有隧穿势垒140。这些第五导电部分148例如包括至少一个金属和/或多晶硅。
另一介电层152被插入于导电层150和第二半导体层面132之间。该介电层152例如包括具有高介电常数(“高k”)或氧化物的电介质。导电层150被支撑在保持组件上，该保持组件包括介电层153(例如包括氧化物)和支撑层154(例如厚重或块状的半导体层)。该介电层152相当薄，例如介于约2nm和25nm之间以使得第五导电部分148以与晶体管栅极类似的方式来静电地控制隧穿势垒。为了实现该操作，第五导电部分148被布置成面向隧穿势垒140。
图6概略地示出了根据第二实施例的量子器件100的一部分。
在该第二实施例中，每个电荷探测器134由在两个半导体层102、132之间延伸的一部分半导体形成。
此外，在图6所示的特定配置中，并且与每个测量量子位106以及可能的每个数据量子位104直接连接到特定于其自身的电荷检测器134的第一实施例不同，在这种情况下每个电荷检测器134由多个测量量子位106共用，并且可能地由多个测量量子位106和数据量子位104共用。在该示例中，每个电荷检测器134由布置成形成2×2矩阵并且如俯视图中所示布置在电荷检测器134周围的四个量子位104、106共用。因此，在该第二实施例中，器件100包括数量等于n2/4个电荷检测器134。
除了使量子位104、106彼此连接的隧穿势垒108之外，层102的其他半导体部分形成将每个电荷检测器134连接到与该电荷检测器134相关联的数据量子位104和测量量子位106中的每一个的隧穿势垒156。
作为变型，电荷检测器134可以仅连接到测量量子位106。在这种情况下，每个电荷检测器134可以通过两个隧穿势垒156连接到两个测量量子位106。
如在第一实施例中，每个电荷检测器134连接到电荷载流子储层以给通过半导体层132的掺杂部分138形成的电荷检测器134提供电荷载流子。此外，电荷检测器134通过如在第一实施例中由形成于导电层面150中的第五导电部分148控制的隧穿势垒140连接到掺杂部分138。
与通过栅极142和第三导电部分144及第四导电部分146来控制数据量子位104和测量量子位106与电荷检测器134之间的联系的第一实施例不同，在本实例下，通过由间接作用于这些链156的第一导电部分116和第二导电部分126调制的隧穿耦合来控制这些隧穿势垒156。由部分116、126形成的栅可以朝向电荷检测器134“推动”所考虑的量子位的电荷的波函数，这相当于降低了隧穿势垒156。这些栅还可以推开该波函数由此增大隧穿势垒156的等级。
现在参照图7a至图7l来描述根据一个特定实施例的一种制作量子器件100的方法。
器件100由soi衬底制成，该soi衬底包括固体半导体层158(例如包括硅)、埋入式介电层160(例如包括sio2)和与第二半导体层132对应的表面半导体层(例如包括硅)(图7a)。第二半导体层132的厚度可以例如介于约5nm和30nm之间。
如图7b所示，第二半导体层132被蚀刻成使得该层的剩余部分形成彼此间隔开的电荷检测器134。在本文所描述的示例中，在层132的平面((x，y)平面)中电荷检测器134被制成为具有近似圆形截面的半导体部分。该半导体层的存在于电荷检测器134之间的其他剩余部分138被掺杂以形成电荷载流子储层。最后，该半导体层的其他剩余部分形成第四隧穿势垒140。
然后，沉积介电材料162以填充在层132中形成的、介于电荷检测器134、部分138和隧穿势垒140之间的空间。实施平面化以去除所沉积的介电材料，由此在这些元件周围形成电绝缘。
然后，导电层面150被制成。这是通过在检测元件134和介电材料162上制成层的堆叠体来完成，该层的堆叠体包括介电层152和导电层(例如金属或包含掺杂多晶硅)。然后蚀刻导电层至在介电层152上停止以形成第五导电部分148，该第五导电部分将控制电荷载流子在将电荷检测器134连接到掺杂部分138的隧穿势垒140中的通过(图7c)。
然后，将介电材料(例如半导体氧化物)沉积在导电层面150上、特别地在第五导电部分148之间，然后进行平面化处理以形成使第五导电部分148和介电层153绝缘的部分(图7d)。
然后，翻转该组件并将其固定到将机械地支撑该组件的支撑层154上(图7e)。
然后，移除初始衬底的层158和层160，暴露第二半导体层132的背面，使电荷检测器134可触及(图7f)。
然后，通过导电材料(例如多晶硅或诸如tin或钨之类的金属栅材料)的多次沉积和蚀刻步骤、以及对介电材料的多次中间沉积和平面化(或沉积hsq(氢-倍半硅氧烷)型平面化氧化物)制成导电部分144和146以及栅142，以形成介电层133(图7g)。由导电层144、146和介电层133形成的组件的厚度可以例如介于约5nm和20nm之间。
然后，通过介电层133和部分144、146的导电材料以及栅142制成通路164，以形成用于半导体部分136的壳体。这些通路164通过使用蚀刻至在半导体层132上停止来制成。
然后，沉积介电材料(例如诸如sio2之类的半导体氧化物或半导体氮化物)，特别地覆盖通路164的侧壁。然后，使用各向异性蚀刻来仅保留该介电材料的布置成与通路164的侧壁相接触的部分166(图7h)。介电材料166的这些部分旨在在栅142和半导体部分136之间形成栅电介质。
在清洗后，半导体被外延以形成部分136。部分136的形成还包括使用化学机械平面化至在介电层133上停止来去除通过位于通路164外部的生长获得的半导体(图7i)。
然后，例如直接通过疏水性键合或亲水性键合在由介电层133、半导体部分136和该介电材料的部分166形成的组件的顶面上形成半导体层102(图7j)。
然后，通过蚀刻在半导体层102中形成数据量子位104和测量量子位106。
然后介电层111被制成，之后还在该介电层111上制成介电材料110(例如包括sio2)的一部分。然后，通过介电材料110制成通路168，介电层111例如使得能够用作用于该蚀刻的停止层(图7k)。例如，介电层111包括氮化物或诸如氮化物之类的氧化硅/氮化硅双层，其用作可以在用来制成通路118、126的蚀刻之后被蚀刻的停止层。
然后，在通路118中沉积导电材料，形成导电通路(图7l)。
通过连续执行包括如下步骤的顺序事件来制成金属化层面112、114：沉积并蚀刻导电材料以形成导电部分116；然后沉积并蚀刻介电材料110的另一部分以用于制作通路126；最后，沉积并蚀刻导电材料以形成导电部分124。
在这些步骤之后得到的结构对应于图4中所示的结构。