包括电介质材料的半导体构造及在延伸到半导体构造中的开口内形成介电填充的方法与流程

本发明涉及包括电介质材料的半导体构造及在延伸到半导体构造中的开口内形成介电填充的方法。

背景技术

与半导体衬底相关联的结构的制作(例如，集成电路的制作、微机电系统的制作等)可包含其中将用电介质材料来填充不同大小及深度的众多开口的工艺阶段。随后，可利用平面化(例如，化学机械抛光)来尝试形成跨越开口内的电介质材料且跨越开口之间的半导体衬底的区域而延伸的平面表面。然而，常规工艺遇到了困难，如参考图1-3所描述。

图1展示包含半导体衬底12的构造10。半导体衬底12包含半导体材料，且可(举例来说)包括单晶硅、基本上由单晶硅组成或由单晶硅组成。术语“半导体衬底”(或替代地，“半导体构造”)意指包括半导电材料的任一构造，所述半导电材料包含但不限于块体半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)，及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。在一些应用中，半导体衬底12可含有与集成电路制作相关联的一或多种材料及/或与微机电系统(mems)制作相关联的一或多种材料。举例来说，所述材料可包含难熔金属材料、阻障材料、扩散材料、绝缘体材料等中的一或多者。

开口14、16及18展示为延伸到半导体衬底12中，其中所述开口相对于彼此具有不同大小。在一些应用中，衬底12可被视为具有上表面19，且开口14、16及18可被视为延伸穿过此上表面且进入到下伏衬底中。在一些应用中，上表面19可为基本上平面上表面；其中术语“基本上平面”意指平面在制作及测量的合理容差内。

尽管衬底12图解说明为均质的，但一些实施例中，衬底可包括与集成电路制作及/或mems制作相关联的多种材料、结构、组件等。举例来说，在一些实施例中，衬底12可包含支撑存储器阵列(举例来说，三维nand存储器阵列)的字线、位线及存储器单元且支撑在存储器阵列外围的电路的半导体材料晶片(举例来说，单晶硅晶片)。

开口14、16及18可表示在制作与集成电路及/或mems相关联的组件之后延伸到衬底12中的大量开口。

开口14可沿着晶片的边缘，且可对应于(举例来说)用于在遮蔽及/或其它工艺阶段期间对准晶片的对准标记。

开口16可对应于(举例来说)延伸到邻近集成存储器的阶梯状区域的开口。举例来说，集成存储器可对应于三维nand及/或其它三维存储器，且阶梯状区域可为其中触点形成为与三维存储器相关联的位线及/或字线的区域。开口16的底部展示为包括阶层(即，台阶)，且因此，开口16是具有非平面底部表面的开口的实例。相比之下，开口14及18是具有平面底部表面的开口的实例。在一些方面中，开口16的底部处的台阶可被视为表示楼梯台阶型结构。

开口18可对应于(举例来说)在集成电路及/或mems的制作期间保留在存储器阵列区域或其它区域内的开口。

开口可具有除针对开口14、16及18所展示的形状之外的形状，且可(举例来说)具有锥形圆锥形状、非笔直侧壁等。

参考图2，电介质材料20跨越上表面19且在开口14、16及18内形成。电介质材料20可为旋涂电介质，且在一些应用中，可包括氧化硅。

最后，移除过量电介质材料20而留下平面表面(如下文参考图3所描述)。过量电介质材料20可称为过载物(overburden)。开口14、16及18当中的大小的变化导致电介质材料20的过载物的厚度的实质变化。具体来说，跨越开口16的过载物小于跨越上表面19的过载物或跨越开口14及18的过载物。

参考图3，展示在用以移除电介质材料20的过载物的平面化(举例来说，化学机械抛光)之后的构造10。理想地，此形成经平面化表面21。然而，实质过载物及过载物的厚度的不均匀性(图2中所展示)可导致平面化工艺期间的困难，且可产生凹陷及/或其它结构缺陷而非所要平面表面21。举例来说，可产生凹形(或凹陷)表面21a(用虚线展示)而非所要平面表面21。

关于图2及3的现有技术处理可能发生的另一问题是开口16内的大量电介质材料20在后续热处理期间可经历实质收缩及/或其它应变诱发特性，此可导致材料20中及/或邻近于材料20的区域中形成裂缝。

期望开发减轻上文参考图2及3所描述的问题的经改善制作方法。

技术实现要素：

在一个方面中，本申请案提供一种跨越其中延伸有开口的半导体构造提供介电填充的方法，所述半导体构造具有接近所述开口的上表面，所述方法包括：在所述开口内且跨越所述上表面而形成光可图案化电介质材料；使所述光可图案化电介质材料暴露于经图案化光化辐射，且随后使所述光可图案化电介质材料显影以将所述光可图案化电介质材料图案化成仅部分地填充所述开口的第一电介质结构，且从所述上表面上方移除所述光可图案化电介质材料；及在所述第一电介质结构上方形成一或多个额外电介质结构以基本上完全填充所述开口。

在另一方面中，本申请案提供一种跨越半导体构造提供介电填充的方法，所述半导体构造具有基本上平面上表面，开口延伸穿过所述基本上平面上表面且进入到所述半导体构造中，所述方法包括：用第一电介质材料来衬砌所述开口以形成经衬砌开口，所述经衬砌开口内的所述第一电介质材料具有小于或等于约的厚度；在所述经衬砌开口内且跨越所述基本上平面上表面而形成光可图案化电介质材料；及使所述光可图案化电介质材料暴露于经图案化光化辐射，且随后使所述光可图案化电介质材料显影以将所述光可图案化电介质材料图案化成所述经衬砌开口内的第二电介质结构，且从所述基本上平面上表面上方移除所述光可图案化电介质材料。

在另一方面中，本申请案提供一种半导体构造，所述半导体构造包括延伸到衬底中的一或多个开口；所述开口至少部分地填充有包括硅、氧及碳的电介质材料；其中所述碳是以介于从约3原子百分比到约20原子百分比的范围内的浓度存在。

附图说明

图1-3是在现有技术工艺序列的工艺阶段处展示的实例性半导体构造的图解横截面图。

图4-8是在实例性实施例序列的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

图9是在图8的处理阶段的处理阶段替代方案处展示的图4-8的实例性半导体构造的图解横截面图。

图10-14是在另一实例性实施例序列的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

图15-18是在另一实例性实施例序列的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

图19是在另一实例性实施例的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

图20是在可跟随图19的工艺阶段的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

图21是在另一实例性实施例的工艺阶段处展示的图1的实例性半导体构造的图解横截面图。

具体实施方式

一些实施例包含利用光可图案化电介质材料来至少部分地填充与半导体衬底(即，半导体构造)相关联的一或多个开口。举例来说，光可图案化电介质材料可用于形成部分地填充开口的电介质结构。电介质结构可减小开口当中的体积差异。接着可跨越开口施加旋涂电介质，其中旋涂电介质留下一些过载物。然而，过载物的量以及整个过载物的厚度变化相对于常规方法可得以减小，此归因于开口当中的体积差异的减小。作为另一实例，在一些实施例中，光可图案化电介质材料可用于形成基本上填充开口的电介质结构，且可借此消除常规处理的旋涂电介质的利用。参考图4-21来描述实例性实施例。

参考图4，构造10a展示为包括上文参考图1所描述的衬底12。此衬底具有上表面19及延伸穿过此上表面的开口14、16及18。

开口14、16及18可具有任何适合尺寸。在一些实施例中，开口中的一或多者可具有介于从约2微米(μm)到约50μm、从约2微米(μm)到约20μm、从约2μm到约10μm等范围内的宽度w；且在一些实施例中，开口中的一或多者可具有介于从约2μm到约20μm、从约5μm到约10μm等范围内的深度d。

跨越上表面19且在开口14、16及18内形成光可图案化电介质材料30。光可图案化电介质材料30可包括任何适合组合物或组合物的组合，且在一些实施例中，可包含硅氧烷、倍半硅氧烷及重氮萘醌中的一或多者。术语“硅氧烷”在本文中用于泛指具有硅氧烷键及侧基(举例来说，h及/或有机侧基，例如甲基、苯基、乙烯基等)的一类聚合物。术语“倍半硅氧烷”在本文中用于泛指具有拥有化学式rsio3/2的单体的一类聚合物；其中r为氢及/或有机基团。术语“重氮萘醌”在本文中用于泛指重氮萘醌本身及重氮萘醌衍生物。

光可图案化电介质材料30可呈任何适合形式；且可(举例来说)呈液体或粉末形式。

光可图案化电介质材料30可利用任何适合方法跨越上表面19且在开口14、16及18内散布；举例来说，所述方法包含旋涂方法、化学气相沉积(cvd)、原子层沉积(ald)、粉末分散方法等。

参考图5，光可图案化电介质材料30被暴露于经图案化光化辐射32。在一些实施例中，光可图案化电介质材料在暴露于经图案化光化辐射之前可经受暴露前烘烤。光化辐射32可包括任何适合辐射，举例来说，例如，适合波长的电磁辐射。光化辐射可利用光罩(未展示)而图案化。光罩可具有任何适合构造，且可包括(举例来说)一或多个光栅图案、一或多个不透明及透明区域图案、一或多个半色调(half-tone)区域等。暴露于光化辐射可为单次暴露，或可为多次暴露。如果利用多次暴露，那么此可利用一个以上光罩进行。

用于图案化光化辐射的光罩图案可利用任何适合方法而产生，且在一些应用中，可利用已用于在衬底12内制作电路及/或其它结构的一或多个数据集。

在其中光可图案化电介质材料30为负色调材料的应用中，经图案化光化辐射32可诱发暴露于光化辐射的光可图案化电介质材料30的区域内的聚合作用；或在其中光可图案化电介质材料30为正色调材料的应用中，经图案化光化辐射32可诱发光可图案化电介质材料30的区域中的解聚合作用。在所图解说明实施例中，朝向在暴露于光化辐射及后续显影之后将保留的光可图案化电介质材料30的区域而引导经图案化光化辐射32。因此，光可图案化电介质材料30为负色调材料。在其它实施例中，光可图案化电介质材料30可为正色调材料，且因此，可朝向在暴露于光化辐射及后续显影之后将移除的光可图案化电介质材料30的区域而引导光化辐射32。

参考图6，在暴露于光化辐射32(图5)之后使光可图案化材料30显影。所述显影移除过量材料30且留下其余材料30作为开口14、16及18内的电介质结构36。光可图案化材料30的显影可包括利用适当溶剂及/或适当冲洗来留下开口14、16及18内的光可图案化材料30的经聚合区域，同时移除光可图案化材料30的其它区域(即，同时从半导体衬底12的上表面19上方移除光可图案化材料30)。在一些实施例中，显影可包括利用去离子水进行之冲洗。

在图6的实施例中，电介质结构36展示为仅部分地填充开口14、16及18。在其它实施例中(下文参考图19所论述)，电介质结构36可完全填充开口14、16及18。此外，尽管电介质结构36展示为部分地填充开口14、16及18全部；但在其它实施例中，电介质结构可完全填充开口中的一或多者，且部分地填充其它开口中的一或多者。在其中电介质结构36仅部分地填充开口中的一或多者的实施例中，电介质结构可按体积填充此类开口的任何适合部分。举例来说，在一些实施例中，电介质结构36可填充开口14、16及18中的一或多者的至少20体积％；可填充一或多个此类开口的至少40体积％；可填充此类开口中的一或多者的至少80体积％等。

电介质结构36可包括来自前驱物材料(例如，硅氧烷、倍半硅氧烷及重氮萘醌)的碳、硅及氧。在一些实施例中，碳的浓度可介于从约3原子百分比到约20原子百分比的范围内、介于从约3原子百分比到约10原子百分比的范围内、介于从约10原子百分比到约20原子百分比的范围内等。在一些实施例中，除碳、硅及氧之外，电介质结构36还可包括氢及氮中的一者或两者。在一些实施例中，电介质结构36可被视为包括其中分散有碳、氮及氢中的一或多者的二氧化硅。

电介质结构36具有上表面37。此类上表面的形状可通过修整在图5的处理阶段处利用的光罩而修整。此光罩可具有(举例来说)部分透射区域、不透明区域及完全透射区域。举例来说，在图6的实施例中，电介质结构36展示为具有峰顶39及从此类峰顶向下延伸的侧壁38。开口14、16及18分别具有外围边缘15、17及19；且电介质结构36的侧壁38通过间隙40与此类外围表面间隔开。在一些实施例中，电介质结构36的上表面37的形状在获得与第二电介质材料(下文参考图7所论述)的稳健界面中可是有用的，所述第二电介质材料提供于开口14、16及18内、在电介质结构36上方剩余的区域中。

在一些实施例中，基本上平面上表面19可被视为沿着水平方向5延伸，且垂直方向7可被界定为相对于此水平方向正交延伸。侧壁38沿着方向41延伸，且此类方向41相对于垂直方向7可倾斜任何适合量。举例来说，在一些实施例中，方向41相对于垂直方向7可倾斜至少约10度、至少约20度、至少约30度、至少约45度等。在一些实施例中，沿着电介质结构的上表面37可期望避免尖锐拐角，因为发现在电介质材料中出现裂缝时，此类裂缝通常从尖锐角度的特征蔓延。

在一些实施例中，电介质结构36可经处理以更改电介质结构的一或多个物理特性。举例来说，此处理可增大电介质结构36内的二氧化硅的密度。作为另一实例，所述处理可更改电介质结构36的上表面37的形状、粗糙度、化学特性等以改善与提供于电介质结构36上方的另一电介质材料的粘合(其中图7中展示此类其它电介质材料的实例)。对电介质结构36的处理可包含暴露于以下各项中的一或多者：紫外光、过氧化氢、水蒸气、蒸汽、氨、氧、臭氧、臭氧水、四甲基氢氧化铵、氮、氩等；及/或在介于从约250℃到约850℃的范围内的温度下进行热处理。举例来说，在一些实施例中，对电介质结构36的处理可包括在介于从约250℃到约850℃的范围内的温度下进行热处理，同时将电介质结构的上表面37暴露于仅非反应环境(例如，氮及氩中的一者或两者)。在其它实施例中，对电介质结构36的处理可包括在介于从约250℃到约850℃的范围内的温度下进行热处理，同时将电介质结构的上表面37暴露于反应环境(例如，氨、四甲基氢氧化铵、臭氧、过氧化氢等中的一或多者)；其中术语“反应环境”意指可与上表面37的组合物发生反应的环境。

参考图7，跨越半导体衬底12的上表面19且跨越开口14、16及18内的电介质结构36的上表面37而形成电介质材料50。电介质材料50可包括任何适合组合物或组合物的组合。在一些实施例中，电介质结构36可被视为包括第一组合物，且电介质材料50可被视为包括不同于第一组合物的第二组合物。在一些实施例中，电介质材料50的组合物可包含以下各项中的一或多者：氧化铝、氧化铪、氧化锆、二氧化硅、氮化硅、氧化钽、氧化钛等。在一些实施例中，电介质材料50可对应于旋涂材料，且可包括二氧化硅、基本上由二氧化硅组成或由二氧化硅组成。

在所展示实施例中，电介质材料50直接抵靠电介质结构36的上表面37，且分别在电介质结构36的侧壁边缘38与开口14、16及18的外围边缘15、17及19之间的间隙40内延伸。与其中无间隙40而是电介质结构36的上表面37为平面的实施例相比，电介质材料50延伸到间隙40中可有助于将电介质材料50保留在开口14、16及18内。如果电介质材料50是旋涂材料，那么可存在用于硬化电介质材料50的后续步骤(举例来说，烘烤或其它适合热处理)。

在一些实施例中，电介质结构36可称为第一电介质结构，且电介质材料50可称为提供于第一电介质结构36上以基本上完全填充开口14、16及18的第二电介质结构(或称为额外电介质结构)。尽管开口14、16及18展示为仅利用图7的电介质材料50而完全填充，但在其它实施例中，可利用两种或多于两种电介质材料来填充开口14、16及18在电介质结构36上方的其余部分。一般来说，图7的处理可被视为其中利用形成于第一电介质结构36上方的一或多个额外电介质结构来基本上完全填充开口14、16及18在第一电介质结构36上方的区域的工艺的实例。

参考图8，构造10a经受化学机械抛光(cmp)或其它适合处理以从半导体衬底12的上表面19上方移除过量电介质材料50。在所展示实施例中，所述处理形成跨越开口14、16及18内的电介质材料50且跨越衬底12的介于开口14、16及18之间的区域而延伸的经平面化表面51。在一些实施例中，经平面化表面51可为平面或至少基本上为平面。

平面化可在衬底12的上表面19处停止，如图8中所展示；或在其它实施例中，可移除衬底12的一部分。举例来说，图9展示其中已利用cmp来移除一些衬底12且形成包含衬底12的部分、电介质材料36的部分及电介质材料50的部分的经平面化上表面51的实施例。

在图8及9的实施例中，经平面化表面51跨越衬底12的上表面且跨越电介质材料50的上表面而延伸。在一些实施例中，第二电介质材料50可被视为包括直接抵靠半导体衬底12的横向边缘49，且经平面化上表面51可被视为跨越硅衬底12的直接抵靠此类横向边缘49的区域而延伸。

图4-9的处理在开口14、16及18内形成多种电介质材料。可调整各种电介质材料的相对量、电介质材料的组合物及电介质材料的总数，以避免与其中用电介质材料的大量单个组合物填充开口的现有技术工艺(上文在背景技术章节所描述)相关联的问题应变诱发特性。在其中关于开口14、16及18中的一或多者未发现应变诱发特性为与电介质材料30相关联的问题的实施例中，仅用电介质材料30填充开口14、16及18中的此一或多者可为可取的。

在图4-9的实施例中，在开口14、16及18内且直接抵靠半导体衬底12在此类开口内的表面而形成可图案化电介质材料30。这在其中发现可图案化电介质材料30合意地粘附在开口14、16及18内而无需对此类开口的内部表面进行额外处理的应用中可是适合的。然而，在一些实施例中，可期望开口14、16及18的内部表面形成衬里以便改善此类开口内的可图案化电介质材料30的粘合性。在其中开口14、16及18中的一或多者的内部表面包括可图案化电介质材料30无法良好适当地粘附到的组合物的应用中，以及在其中开口14、16及18中的一或多者相对于可图案化电介质材料30具有包括异质接合特性的内部表面的应用中，所述衬里可是有用的。此类异质接合特性可归因于(举例来说)此内部表面包括多种不同组合物、结构或组件的区域。沿着具有异质接合特性的内部表面形成衬里可被视为在此内部表面上方形成涂层，其中所述涂层具有均质接合特性。在一些应用中，另外或另一选择为，衬里可充当阻碍或阻止材料从电介质材料30到衬底12中的扩散及/或阻碍或阻止材料从衬底12到电介质材料30中的扩散的阻障。

图10展示具有沿着开口14、16及18的内部表面而形成的衬里52的构造10b。在所展示实施例中，衬里52还沿着衬底12的上表面19延伸，但在其它实施例中，可经形成为仅沿着开口14、16及18中的一或多者的内部表面。

衬里52可包括电介质材料，且可称为电介质衬里。衬里52可包括任何适合组合物或组合物的组合，且在一些实施例中，可包括以下各项中的一或多者：氧化铪、氧化锆、氧化铝、氧化钽、二氧化硅、氮化硅等。

在一些实施例中，其中具有衬里52的开口可称为经衬砌开口。

衬里52可具有任何适合厚度，且在一些实施例中，可具有从至少约一个单层到小于或等于约的厚度。如果衬里非常薄(即，接近约一个单层的厚度)，那么衬里可为不连续的或连续的。在一些实施例中，可期望衬里52为连续的，使得沿着开口的内部表面形成均质接合表面。

光可图案化电介质材料30形成于经衬砌开口14、16及18内，且在所展示实施例中，跨越衬底12的基本上平面上表面19而延伸。

参考图11，将光可图案化电介质材料30暴露于经图案化光化辐射32。

参考图12，使光可图案化电介质材料30显影以移除光可图案化电介质材料30的非暴露区域，且留下开口14、16及18内的电介质结构36。

参考图13，跨越衬底12的表面19且在开口14、16及18内形成电介质材料50。

参考图14，利用cmp或其它适合处理来形成跨越开口14、16及18内的电介质材料30及50而延伸且跨越衬底12的在开口14、16及18之间的区域而延伸的经平面化表面51。在所展示实施例中，在用于形成经平面化表面51的平面化期间从衬底12在开口14、16及18之间的区域上方移除衬里材料52。

在图14的实施例中，经平面化表面51跨越衬底12的上表面且跨越衬里材料52、电介质材料50及电介质结构36的上表面而延伸。在一些实施例中，电介质结构36可被视为包括具有第一组合物的第一电介质材料30，电介质材料50可被视为具有第二组合物的第二电介质材料，且电介质衬里52可被视为包括具有第三组合物的第三电介质材料。经平面化表面51可被视为跨越此类第一电介质材料、第二电介质材料及第三电介质材料而延伸。衬里52的第三电介质材料可被视为包括直接抵靠半导体衬底12的横向边缘53，且经平面化上表面51跨越硅衬底12的直接抵靠此类横向边缘53的区域而延伸。

尽管电介质材料50指示为第二电介质材料，且衬里52指示为包括第三电介质材料，但在其它实施例中，衬里52可被视为包括第二电介质材料，且电介质材料50可被视为第三电介质材料。在此类实施例中，衬里52的第二电介质材料在电介质结构36下方，且第三电介质材料50在此类电介质结构上方。

在一些实施例中，衬里52可包括与电介质材料50相同且与电介质材料30不同的组合物。在一些实施例中，衬里52可包括与电介质材料50不同且与电介质材料30不同的组合物。

在图1-14的实施例中，单个电介质结构36由光可图案化材料30形成于开口14、16及18中的每一者内。在其它实施例中，可进行多个光图案化序列以在开口中的至少一些开口内形成两个或多于两个光图案化结构。举例来说，图15展示类似于图6的处理阶段的处理阶段处的构造10c，但其中光图案化电介质结构36a填充开口14、16及18的相对小体积(举例来说，开口中的至少一些开口的小于50体积百分比、开口中的至少一些开口的小于30体积％、开口中的至少一些开口的小于20体积％等)。结构36a可具有任何适合形状。举例来说，在一些实施例中，结构36a可具有比所图解说明平滑的上表面，因为期望避免拐角或任何其它突出特征，因为拐角或突出特征可使裂缝不合意地蔓延。

参考图16，在开口14、16及18内且在电介质结构36a上方形成额外光图案化电介质结构36b。在一些实施例中，电介质结构36b可由与结构36a相同的光可图案化电介质材料形成，且因此可包括与电介质结构36a相同的组合物。在其它实施例中，电介质结构36b可由与结构36a不同的光可图案化电介质材料形成，且可因此包括与结构36a不同的组合物。结构36b在结构36a上方可为保形，且因此跨越结构36b的上表面可具有均匀厚度(如所展示)，或在其它实施例中，在结构36a上方可为非保形的。

参考图17，跨越半导体衬底12且在开口14、16及18的上部区域内形成电介质材料50。

参考图18，构造10c经受cmp或其它适当处理以形成跨越半导体衬底12且跨越开口14、16及18内的电介质材料而延伸的经平面化表面51。

上文所描述的实施例形成仅部分地填充开口14、16及18的电介质结构(例如，36、36a、36b)。在其它实施例中，电介质结构(例如，36、36a、36b)可完全填充开口中的一或多者。举例来说，图19展示在其中电介质结构36完全填充全部开口14、16及18的实施例中的类似于图6的处理阶段的处理阶段处的构造10d。在图19的实施例中，电介质结构已较小程度地过填充开口。所述过填充对于后续处理可并非成问题的，且因此可保留在由10d的构造形成的半导体封装中。另一选择为，构造可经受cmp或其它适合处理以形成跨越衬底12及电介质结构36而延伸的经平面化上表面51，如图20中所展示。

图19及20的实施例展示直接抵靠衬底12的在开口14、16及18内的内部表面而形成的电介质结构36。在其它处理中，衬里52可在形成电介质结构36之前沿着开口14、16及18的内部表面而形成。衬里可借助类似于上文参考图10-12所描述的处理的处理而形成及利用。举例来说，图21展示类似于图20的构造10d的构造10e，但包括沿着开口14、16及18的内部表面的衬里52。

上文参考图4-21所描述的方法可减小参考背景技术章节中的现有技术所描述的问题过载物。此外，在一些实施例中，如果问题应变诱发特性与电介质材料中的一或多者相关联，那么利用多种电介质材料来填充各种开口可减轻或防止上文参考背景技术章节中的现有技术所描述的问题裂缝结果。

关于包括传感器、mems、存储器电路(即，nand、dram等)等的半导体衬底可利用上文所描述的电介质结构，且所述电介质结构可并入到包含多芯片封装的众多封装产品中的任一者中。

除非另有规定，否则本文中所描述的各种材料、物质、组合物等可借助现在已知或有待开发的任何适合方法(举例来说，包含原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等)而形成。

术语“介电”及“绝缘”可用于描述具有电绝缘性质的材料。所述术语在本发明中被视为同义的。在一些例子中利用术语“介电”且在其它例子中利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变化以在所附权利要求书内简化前置基础，且并非用于指示任何显著化学或电差异。

图式中的各种实施例的特定定向仅出于说明性目的，且所述实施例在一些应用中可相对于所展示定向旋转。本文中所提供的说明及所附权利要求书与在各种特征之间具有所描述关系的任何结构相关，而不管所述结构是处于所述图式的特定定向还是相对于此定向被旋转。

随附图解的横截面图仅展示所述横截面的平面内的特征，且为简化所述图式而未展示所述横截面的平面后面的材料。

当结构在上文称为“位于另一结构上”或“抵靠另一结构”时，其可直接位于所述另一结构上或还可存在介入结构。相比之下，当结构称为“直接位于另一结构上”或“直接抵靠另一结构”时，不存在介入结构。

一些实施例包含一种跨越其中延伸有开口的半导体衬底提供介电填充的方法。所述半导体衬底具有接近所述开口的上表面。所述方法包含：在所述开口内且跨越所述上表面而形成光可图案化电介质材料；及使所述光可图案化电介质材料暴露于经图案化光化辐射。随后，使所述光可图案化电介质材料显影以将所述光可图案化电介质材料图案化成仅部分地填充所述开口的第一电介质结构，且从所述上表面上方移除所述光可图案化电介质材料。在所述第一电介质结构上方形成一或多个额外电介质结构以基本上完全填充所述开口。

一些实施例包含一种跨越半导体衬底提供介电填充的方法。所述半导体衬底具有基本上平面上表面。开口延伸穿过此上表面且进入到所述半导体衬底中。所述方法包含用第一电介质材料来衬砌所述开口。所述第一电介质材料具有小于或等于约的厚度。在所述经衬砌开口内且跨越所述基本上平面上表面而形成光可图案化电介质材料。使所述光可图案化电介质材料暴露于经图案化光化辐射，且随后使所述光可图案化电介质材料显影以将所述光可图案化电介质材料图案化成所述经衬砌开口内的第一电介质结构，且从所述基本上平面上表面上方移除所述光可图案化电介质材料。

一些实施例包含一种半导体构造，所述半导体构造具有延伸到半导体衬底中的一或多个开口。所述开口至少部分地填充有包括硅、氧及碳的电介质材料。所述碳是以介于从约3原子百分比到约20原子百分比的范围内的浓度存在。