三维存储器的制备方法及半导体结构的制备方法与流程

本发明主要涉及存储器技术领域，尤其涉及一种三维存储器的制备方法及半导体结构的制备方法。

背景技术：

随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3dnand等三维存储器是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决2d或者平面nand闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

三维存储器在制造过程中，需要制作较深的沟道孔，然而刻蚀出较深的沟道孔不但容易导致沟道孔的整体形状不佳，还容易损失存储器的顶部。现有的以设置牺牲层来制作较深的沟道孔的方法存在界面金属污染、应力较大等问题。

因此有必要提供一种新的三维存储器的制备方法及半导体结构的制备方法，使得能够在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构。

技术实现要素：

本发明要解决的技术问题包括提供一种三维存储器的制备方法及半导体结构的制备方法，能够在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构。

为解决本发明的至少一部分技术问题，本发明的至少一个实施例提供了一种三维存储器的制备方法，包括以下步骤：在衬底上形成由第一层和第二层交替堆叠形成的第一叠层；

形成垂直贯穿该第一叠层且到达该衬底的第一沟道孔；

在该第一沟道孔内形成牺牲部，并使该牺牲部与该第一沟道孔的侧壁和底部之间形成空腔；

在该第一叠层上形成由第三层和第四层交替堆叠形成的第二叠层；

形成垂直贯穿该第二叠层且到达该牺牲部的第二沟道孔；

去除该牺牲部。

在本发明的至少一个实施例中，在该第一沟道孔内形成牺牲部时，使该牺牲部的顶部位于该第一沟道孔的顶部。

在本发明的至少一个实施例中，以湿法刻蚀方式去除该牺牲部。

在本发明的至少一个实施例中，该牺牲部的至少一部分的材料是多晶硅、氧化铝和钨中的至少一种。

在本发明的至少一个实施例中，还形成覆盖该第一沟道孔的内壁的牺牲材料膜。

在本发明的至少一个实施例中，在该第一沟道孔内形成覆盖该第一沟道孔的内表面的第一沟道孔内层；

在该第一沟道孔内形成该牺牲部时，在该第一沟道孔内层的内部形成牺牲部，该牺牲部与该第一沟道孔内层的侧壁和底部之间形成该空腔。

在本发明的至少一个实施例中，在该第一沟道孔内以多晶硅、无定形硅或氧化铝形成该第一沟道孔内层。

在本发明的至少一个实施例中，在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层；

在该第一沟道孔内以炉管工艺形成该第一沟道孔内层。

在本发明的至少一个实施例中，在该第一沟道孔内以多晶硅或无定形硅形成该第一沟道孔内层；

以盐酸和四甲基氢氧化铵中的至少一种进行湿法刻蚀以去除该第一沟道孔内层。

在本发明的至少一个实施例中，在该第一沟道孔内以氧化铝形成该第一沟道孔内层；

在该第一沟道孔内以化学气相沉积或原子层沉积工艺形成该第一沟道孔内层。

在本发明的至少一个实施例中，在该第一沟道孔内以氧化铝形成第一沟道孔内层；

以食人鱼溶液、apm溶液和氢氧化钾溶液中的至少一种进行湿法刻蚀以去除该第一沟道孔内层。

在本发明的至少一个实施例中，该第一沟道孔内层的厚度为5纳米至30纳米。

在本发明的至少一个实施例中，在该第一沟道孔内层内形成牺牲部的方法包括以下步骤：

在该第一沟道孔内层内形成附着层；

在该附着层的内部形成钨层，该钨层与该第一沟道孔内层的侧壁和底部之间形成该空腔，该附着层适于将该钨层附着到该第一沟道孔内层内。

在本发明的至少一个实施例中，该附着层的材料是氮化钛。

在本发明的至少一个实施例中，以食人鱼溶液去除该附着层和钨层。

在本发明的至少一个实施例中，还形成覆盖该第一沟道孔内侧的内壁的牺牲材料膜。

在本发明的至少一个实施例中，该牺牲部的最薄处的厚度的范围是30纳米至200纳米。

在本发明的至少一个实施例中，该第一叠层和该第二叠层的厚度比的范围是1:2至2:1。

为解决本发明的至少一部分技术问题，本发明提供一种半导体结构的制备方法，包括以下步骤：

在衬底上形成第一结构；

在该第一结构上形成第一凹陷结构；

在该第一凹陷结构内形成牺牲部，并使该牺牲部的下方与该第一凹陷结构的底部之间形成空腔；

在该第一结构上形成第二结构；

在该第二结构上形成到达该牺牲部的第二凹陷结构；

去除该牺牲部。

在本发明的至少一个实施例中，在该第一凹陷结构内形成覆盖该第一凹陷结构的内表面的第一凹陷结构内层；

在该第一凹陷结构内形成具有牺牲部时，在该第一凹陷结构内层的内部形成牺牲部，使该牺牲部的下方与该第一凹陷部内层之间形成该空腔。

本发明提供的三维存储器的制备方法，由于设置了牺牲部，并使得牺牲部与沟道孔的侧壁和底部之间形成空腔，因而可以使得牺牲部的尺寸相对较小，进而使得牺牲部较易制作和去除。所以本发明提供的三维存储器的制备方法在实现在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构的同时，还能够缓解由牺牲部材料引起的污染和应力问题。

附图说明

图1是本发明的一实施例中三维存储器的制备方法的流程图；

图2a-2f是本发明的一实施例的三维存储器的制备工艺步骤示意图；

图3a、3b是本发明另一实施例的三维存储器的制备工艺步骤示意图；

图4是以本发明又一实施例的三维存储器的制备方法制备的3dnand存储器的剖面结构示意图；

图5是本发明的一实施例的牺牲材料膜的结构示意图；

图6是本发明的另一实施例的牺牲材料膜的结构示意图。

附图标记说明

1-衬底；

2-第一层；

3-第二层

10-第一叠层；

4-第一沟道孔；

5-第一沟道孔内层；

6-牺牲部；

61-牺牲材料膜

7-第三层；

8-第四层；

9-第二沟道孔；

60-空腔；

1000-三维存储器；

100-存储阵列；

101-控制栅；

103-沟道孔；

110-核心区；

120-阶梯区；

200-周边区。

具体实施方式

为了让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。

首先参考图1和图2a至图2f，对本发明提供的三维存储器的制备方法的一个实施例进行说明。在当前的实施例中，本发明提供的三维存储器的制备方法至少包括以下步骤：

步骤100，参考图2a，在衬底1上形成由第一层2和第二层3交替堆叠形成的第一叠层10。在当前的实施例中，衬底1由单晶硅制成。但是在其他的实施例中，衬底1也可由其他合适的材料制成，例如，在一些实施例中，衬底1的材质为硅(单晶硅、多晶硅)、锗、绝缘体上硅薄膜(silicononinsulator，soi)等。

另一方面，该第一层2和第二层3可以都是绝缘层，也可以分别是绝缘层和导体层。当第一层2和第二层3都是绝缘层时，在一些实施例中，第一绝缘层和第二绝缘层材料包括但不限于氧化硅、氮化硅或氮氧化硅，或多种以上材料的组合。在一些实施例中，绝缘体叠层中存在具有不同厚度第一绝缘层。在一些实施例中，绝缘体叠层中存在具有不同厚度第二绝缘层。在一些实施例中，绝缘体叠层还包括第一绝缘层和第二绝缘层之外的一层或多层绝缘层，该绝缘层与第一绝缘层和第二绝缘层由不同的材料制成和/或具有不同的厚度。

步骤200，参考图2b，形成垂直贯穿该第一叠层10且到达衬底1的第一沟道孔4。在一些实施例中，通过干法/湿法刻蚀工艺形成第一沟道孔4。在一些实施例中，第一沟道孔4是以单次刻蚀的方法制成的，在一些其他的实施例中第一沟道孔4是以多次刻蚀的方法制成的。

步骤300，参考图2c在该第一沟道孔内形成牺牲部6，并使得该牺牲部6与第一沟道孔4的侧壁以及底部之间形成一个空腔60。一方面，牺牲层6能在后续步骤中在第一叠层10上形成更多的结构时，维持住第一沟道孔4。另一方面，牺牲层6在后续步骤中暴露出来时，能够被去除，从而使得第一沟道孔4重新出现，并与其它结构配合形成最终的结构。相对于完全填满第一沟道孔4的牺牲层，本步骤中形成的牺牲层6既能够实现维持住第一沟道孔4以及停止刻蚀的作用，又支持较少的牺牲层材质的用量，因而能够实现在三维存储器等半导体结构上制作出深度较大且外形较好的沟道孔或其他凹陷结构的同时缓解由牺牲部材料引气的污染和应力问题。

值得注意的是，在这一步骤中形成牺牲部6的具体方式并未被详细描述，这是因为根据材质、高度等因素的不同，牺牲部6的具体形式可以是多样的。一方面，牺牲部6的具体形成方式可以是多样的，在一些实施例中，使用pecvd等较容易在开口处集聚的沉积方法来形成牺牲部6，并确保在该牺牲部6形成后，该牺牲部6的下方与第一沟道孔4的侧壁以及底部之间能够形成空腔60。另一方面，该牺牲部6的材质可以是多样的，可以选择任何能够维持住第一沟道孔4的结构，对刻蚀具有停止作用且能够形成上述的结构的材料来形成该牺牲部6，可以仅以一种材料形成牺牲部6，也可以以多种材料来形成牺牲部。在一些实施例中，牺牲部6以一种材料制成，其材料是多晶硅、氧化铝和钨中的至少一种。在一些其他的实施例中，牺牲部6以多种材料制成，而该“多种材料”包含多晶硅、氧化铝和钨中的至少一种。

以使用钨制作为牺牲部6为例，可以先进行钨的沉积在第一叠层10上形成一钨层并且使得该钨层部分填充第一沟道孔4的内部并形成空腔60，然后通过化学机械研磨(cmp)等平坦化工艺去除第一叠层10上形成的钨层，获得牺牲部6。

在本发明上述的一些实施例中的至少一部分中，牺牲部6的厚度可以根据实际需要在一定范围内进行选择的。牺牲部6的最薄处的厚度一般代表其该牺牲部6的全部范围中对刻蚀的停止能力最弱的部位。该牺牲部6的最薄处的厚度可以在30纳米至200纳米的范围内进行选择。这样设置的原因在于，过薄的牺牲部6往往难以起到分的停止作用，并且对工艺缺陷的容忍度也较低。过厚的牺牲部6则会导致在缓解导致污染问题和/或应力问题上不具有明显效果。

值得注意的是，虽然这一步骤被描述为“在该第一沟道孔内形成牺牲部6”，但并不代表在这一步骤中只能形成一牺牲部6。相应的，使得该牺牲部6与第一沟道孔4的侧壁以及底部之间形成一个空腔60也并不代表该空腔一定是由牺牲部6与第一沟道孔4的侧壁以及底部围成的。参考图5，在一些实施例中，还形成覆盖第一沟道孔4的内壁的牺牲材料膜61。该牺牲材料膜61可以是单独形成的，也可以是和牺牲层6在同一步骤中形成的。

设置该牺牲材料膜61使得若牺牲层6存在缺陷，在刻蚀过程中未能实现对刻蚀的停止，该牺牲材料膜61能够对刻蚀起到一定的停止作用。此外，由于牺牲材料膜61的厚度较薄，因而也能够在去除牺牲层6时一并被去除，而无需设置专门的去除步骤。

步骤400，参考图2d，在第一叠10上形成由第三层7和第四层8交替堆叠形成的第二叠层20。其中该第三层7和第四层8可以与第一层2和第二层3由相同的材质构成，也可以由与第一层2和第二层3由不同的材质构成。该第三层7和第四层8可以与第一层2和第二层3的厚度相同，也可以由与第一层2和第二层3的厚度不同。

步骤500，参考图2e，形成垂直贯穿第二叠20且到达牺牲部6的第二沟道孔9。在这一步骤中，形成的第二沟道孔9的尺寸和形状可以与第一沟道孔4的尺寸和形状相同或者不同。此外，与第一沟道孔4类似的，可以通过干法/湿法刻蚀工艺形成第二沟道孔9。形成第二沟道孔9的刻蚀工艺可以与形成第一沟道孔4的刻蚀工艺相同或者不同。在一些实施例中，第二沟道孔9的是以单次刻蚀的方法制成的，在一些其他的实施例中第二沟道孔9的是以多次刻蚀的方法制成的。

由于在之前的步骤中，设置了牺牲部6，所以在本步骤中进行形成第二沟道孔9的刻蚀工艺时，牺牲部6能够较好的发挥停止作用，防止形成第二沟道孔9的刻蚀工艺对第一叠层10等结构的伤害。

此外，此处的“到达牺牲部6”应为广义理解。即，即使在形成的第二沟道孔9的过程中出现了偏差，使得第二沟道孔9的位置发生了偏移，进而使得第二沟道孔9的下端并不完全与牺牲部6的顶部对准，这样的第二沟道孔9也应当被理解为是“到达牺牲部6”的。

步骤600，参考图2f，去除牺牲部6。经过这一步骤，第一沟道孔4重新出现。由于在前述形成第二沟道孔9的步骤中，第二沟道孔9被设置为到达牺牲部6，因此在将牺牲部6被去除之后，重新出现的第一沟道孔4与第二沟道孔9相互连接，组成三维存储器的制作者所想要的结构。由于在这一实施例中牺牲部6的尺寸较小(并未填满第一沟道孔4)，因此其去除也是比较容易的。

在这一步骤中，去除牺牲部6的具体方式可以是多样的。例如可以通过选择性刻蚀的方式去除牺牲部6。在本发明的一些实施例中，以湿法刻蚀方式去除牺牲部6。这样设置的好处在于在湿法刻蚀中，刻蚀速率的差异可以被设置得很大，因此去除牺牲部6的湿法刻蚀过程对已经形成了的三维存储器的其他结构，例如第一叠层10和第二叠层20，的损害较小。

进一步的，在本发明的一些实施例中，以湿法刻蚀方式去除牺牲部6具体方法可以是多样的。一方面，湿法刻蚀使用的溶液的种类可以是多样的。例如，若牺牲部6是以无定形硅制成的，则可以采用盐酸(hcl)或者四甲基氢氧化铵(tetramethylammoniumhydroxide，tmah)进行湿法刻蚀的方法去除。又例如，若牺牲部6是以氧化铝在制成的，则可以采用食人鱼溶液(pirahnasolution)、apm溶液(一种包括一定比例的nh4oh和h2o2的溶液)和氢氧化钾(koh)溶液中的至少一种进行湿法刻蚀的方法去除。另一方面，以湿法刻蚀方式去除牺牲部6的具体方法可以是多样的具体步骤也可以是多样的。例如，可以以单次湿法刻蚀去除牺牲部6，也可以采用多次湿法刻蚀的方法去除牺牲部6。

本实施例的三维存储器的制备方法，通过设置牺牲部6和空腔60的办法，不但使得第一沟道孔4和第二沟道孔9能够组成深度较大且外形较好的沟道孔，还使得另一方面牺牲部6的尺寸相对较小，从而能够有效的缓解传统的牺牲工艺容易导致的界面金属污染和应力较大等问题。

值得注意的是，虽然在上文中将本发明的三维存储器的制备方法的实施例描述为包括步骤100-600的步骤，但这样的描述只是为了说明本发明的三维存储器的制备方法可以以上述步骤100-600的方式实施。事实上，本发明的三维存储器的制备方法的顺序还可以具有许多变化，并且各步骤中的许多方面也可以有多样的变化。例如，第一叠层10和第二叠层20的厚度的比例可以根据需求进行设定的。由于上述实施例的三维存储器的制备方法在制作深度较大的沟道孔时具有明显的优势，为了进一步发挥此种优势，可以在1:2至2:1的范围内对第一叠层10和第二叠层20的厚度的比例进行设定。

下面以一些实施例对本发明的三维存储器的制备方法的变化的至少一部分进行说明。并且本公开中的一个或多个实施例中的全部或部分技术特征可以与本公开中的其他一个或多个实施例的全部或部分技术特征彼此置换和/或组合以衍生本公开的进一步的一个或多个实施例。

根据本发明的至少一个实施例，在第一沟道孔4内层内形成牺牲部6时，可以使牺牲部6的顶部位于第一沟道孔4的顶部。这样的设置使得在以刻蚀方法形成第二沟道孔9时，该刻蚀过程能够在到达牺牲部6的上表面时被停止，且由于该牺牲部6的顶部位于第一沟道孔4的顶部，所以该刻蚀过程将不会对第一叠10造成损伤。

根据本发明的至少一个实施例，参考图3a在第一沟道孔4内形成牺牲部6之前先进行在在第一沟道孔4内形成第一沟道孔内层5的步骤。参考图3b，在完成前一步骤后，再在第一沟道孔内层5的内部形成牺牲部6，并使得牺牲部6与第一沟道孔内层5的侧壁和底部之间形成空腔60。这样的设置使得牺牲部6与三维存储器的其他结构(例如第一叠层10)不直接接触，因此能够进一步缓解由牺牲部6导致的界面金属污染和应力较大等问题。虽然在本实施例中，牺牲部的尺寸较小，但牺牲部6与第一沟道孔4的内壁直接接触，仍有可能会带来一些不利的后果。会产生这些不利后果的原因在于，在选择牺牲部6的材质时需要满足多个方面的要求。而满足这些要求的材质，往往会带来金属污染、应力问题等不利情形。通过设置第一沟道孔内层5将牺牲部6与第一沟道孔4的内壁隔离能够较好的规避该些不利情形。

此外，该第一沟道孔内层5还能在牺牲部6的制作质量下降，(例如某一个三维存储器在制备过程中牺牲部6出现了缺陷)对刻蚀的停止作用劣化时，也能够起到一定的停止刻蚀的作用。

第一沟道孔内层5的材料可以是多样的。例如，在一些实施例中，以多晶硅或者无定形硅在第一沟道孔4内形成第一沟道孔内层5。进一步的，以多晶硅或者无定形硅形成第一沟道孔内层5的具体方式可以是多样的，例如在该些实施例中的一些中，以炉管工艺在第一沟道孔4内形成多晶硅或者无定形硅材质的第一沟道孔内层4。

又例如，一些其他的实施例中，以氧化铝在第一沟道孔4内形成第一沟道孔内层5。进一步的，以氧化铝形成第一沟道孔内层5的具体方式可以是多样的，例如在该些实施例中的一些中，以化学气相沉积(cvd)或原子层沉积(ald)工艺在第一沟道孔4内形成氧化铝材质的第一沟道孔内层4。

另一方面，该第一沟道孔内层5的厚度可以根据实际情况进行设置。一般而言可以在5纳米至30纳米的范围内设定第一沟道孔内层5的厚度。过薄的第一沟道孔内层5往往不能将牺牲部6与第一沟道孔4的内壁充分隔离，难以起到规避上述不利情形的作用。另一方面，第一沟道孔内层5本身不是为了实现牺牲部6的功能而设置的，因而往往不具有牺牲部6的功能。所以过厚的第一沟道孔内层5会导致牺牲部6的尺寸过小。不能起到停止刻蚀和保护第一叠层10等功能。

值得注意的是，虽然这一步骤被描述为“在第一沟道孔4内层内形成牺牲部6”，但并不代表在这一步骤中只能形成一牺牲部6。相应的，“牺牲部6与第一沟道孔内层5的侧壁和底部之间形成空腔60”也并不代表该空腔一定是由牺牲部6与第一沟道孔内层5的侧壁和底部围成的。参考图6，在一些实施例中，还形成覆盖第一沟道孔内层5的内壁的牺牲材料膜61。该牺牲材料膜61可以是单独形成的，也可以是和牺牲层6在同一步骤中形成的。

设置该牺牲材料膜61使得若牺牲层6存在缺陷，在刻蚀过程中未能实现对刻蚀的停止，该牺牲材料膜61能够对刻蚀起到一定的停止作用。此外，由于牺牲材料膜61的厚度较薄，因而也能够在去除牺牲层6时一并被去除，而无需设置专门的去除步骤。

由于牺牲部6最终会被去除，因此在牺牲部6被去除后，该第一沟道孔内层5会被暴露出来，因而也能够较为方便的被去除。与去除牺牲部6类似地，去除第一沟道孔内层5的具体方式可以是多样的。例如可以通过选择性刻蚀的方式去除第一沟道孔内层5。进一步的，在本发明的一些实施例中，以湿法刻蚀方式去除第一沟道孔内层5。这样设置的好处在于在湿法刻蚀中，刻蚀速率的差异可以被设置得很大，因此去除第一沟道孔内层5的湿法刻蚀过程对已经形成了的三维存储器的其他结构，例如第一叠层10和第二叠层20，的损害较小。

进一步的，在本发明的一些实施例中，以湿法刻蚀方式去除第一沟道孔内层5的具体方法可以是多样的。一方面，湿法刻蚀使用的溶液的种类可以是多样的。例如，若第一沟道孔内层5是以无定形硅在第一沟道孔4内形成的，则可以采用盐酸(hcl)或者四甲基氢氧化铵(tetramethylammoniumhydroxide，tmah)进行湿法刻蚀的方法去除第一沟道孔内层5。又例如，若第一沟道孔内层5是以氧化铝在在第一沟道孔4内形成的，则可以采用食人鱼溶液(pirahnasolution)进行湿法刻蚀的方法去除第一沟道孔内层5。

另一方面，以湿法刻蚀方式去除牺牲部6和第一沟道孔内层5的具体方法可以是多样的具体步骤也可以是多样的。例如，可以以两次湿法刻蚀分别去除牺牲部6和第一沟道孔内层5，也可以采用多处湿法刻蚀的方法去除牺牲部6和第一沟道孔内层5中的一个。当然也可以采用一次湿法刻蚀的方法同时去除牺牲部6和第一沟道孔内层5，例如，当第一沟道孔内层5的材料是氧化铝而牺牲部6的材料是钨时，可以以食人鱼溶液(pirahnasolution)进行湿法刻蚀的方法，一次性地去除牺牲部6和第一沟道孔内层5。

在第一沟道孔内层内形成牺牲部的方法也可以是多样的，在本发明的一些实施例中，在第一沟道孔内层5的内部形成牺牲部6的方法为，先在第一沟道孔内层5的内部形成附着层(由于附着层的厚度较薄，且在形成钨层后并不一定需要保持完整且独立的外形，因而在图中未标示出)，然后在附着层的内部形成钨层，该附着层可以是仅覆盖第一沟道孔内层5的内壁上将会与牺牲部6接触的区域的，也可以是覆盖第一沟道孔内层5的内壁的全部范围的。

这样设置的原因在于，为了起到隔离牺牲部6和其他结构的作用，第一沟道孔内层5的材质往往需要满足一定的限制，在这样的限制之下，钨层等较为适于作为牺牲部6的材料和第一沟道孔内层5之间会存在结合问题。直接将钨层作为牺牲部6设置在第一沟道孔内层5之内会导致牺牲部6和第一沟道孔内层5之间的附着力较差，进而带来三维存储器的风险。通过设置附着层，就能够较好的将钨层附着到第一沟道孔内层内6之上。例如当选择氮化钛(tin)作为附着层的材料时，由于氮化钛和钨之间的附着效果较好，而氮化钛和适于作为第一沟道孔内层5的材料(例如氧化铝、无定型硅等)之间的附着效果也较好，所以能够较好的将钨层附着到第一沟道孔内层内6之上。值得注意的是，虽然附着层和钨层以及第一沟道孔内层5之间的形成顺序以及位置关系如上所述，但并不代表附着层和钨层以及第一沟道孔内层5之间不能具有一个或者多个其他的层。

值得注意的是，在对附着层的材料进行选择时，可以尽量选择能够和钨被同一种溶液去除的材料。例如，钨层可以被食人鱼溶液(pirahnasolution)去除且食人鱼溶液能够去除相对较多的材料。因此若选择一种能够被食人鱼溶液去除的材料(例如氮化钛)作为附着层时，在去除牺牲部6的湿法刻蚀过程中，则能够一同一种溶液一次性地去除牺牲部6。进一步第，结合前文可知，通过对第一沟道孔内层5的材料的选择可以使得第一沟道孔内层5和牺牲部6能够被同一种溶液去除，进而在湿法刻蚀过程中能够一次性地去除第一沟道孔内层5和牺牲部6。所以，可以在湿法刻蚀过程中一次性地去除第一沟道孔内层5以及牺牲部6的钨层和附着层。例如，选择以氧化铝制作第一沟道孔内层5，以氮化钛制作附着层，然后在该氮化钛材质的附着层内部设置钨层，形成牺牲部6时，就能够以食人鱼溶液在同一次湿法刻蚀过程中一次性地去除第一沟道孔内层5，以及牺牲部6的钨层和附着层。

值得注意的是，前述内容描述的三维存储器的制备方法仅是对本发明的精神在三维存储器制备领域的应用的一些实施例。事实上，本发明还可以具有更多的实施例，且这些实施例可以是在三维存储器的制备这一技术领域下的任意细分领域的，也可以是三维存储器的制备领域以外的领域的。，下面对本发明在其他领域的至少一部分实施例进行说明。

参考图4，在本发明的一些实施例中，三维存储器的制备方法被用于制作一种3dnand闪存的三维存储器1000。该三维存储器1000包括存储阵列100和周边区200。其中存储阵列100可以进一步包括核心(core)区110和阶梯(stairstep,ss)区120。阶梯区120用来供存储阵列100各层中的控制栅101引出接触部102。这些控制栅101作为存储阵列100的字线，执行编程、擦写、读取等操作。上述三维存储器的制备方法中的步骤被用于制作具有较大的深度的沟道孔103。

本发明的一些实施例提供一种半导体结构的制备方法。为方便起见，仍以图2a至2f来对这些实施例中的至少一部分进行说明。但这仅是为了减少重复制图的工作量，任何在下列实施例中未被提及的结构，即使在附图中标示出，也不应当被视为是实施例中所必须的结构，更不应当被理解为是本发明的必要技术特征。

在这些实施例中，半导体结构的制备方法包括以下步骤：

步骤21，在衬底上形成第一结构。参考图2a，衬底1上形成的第一结构既可以是第一叠层10，也可以是第一叠层10以外的其他具有一定厚度的结构。

步骤22，在第一结构上形成第一凹陷结构。参考图2b，该第一凹陷结构可以是以垂直于衬底1的表面的第一沟道孔4，也可以是其他沟槽等凹陷结构，并且该凹陷结构也可以不是与衬底1的表面垂直的。

步骤23，参考图2c，在第一凹陷结构内形成牺牲部6，并使该牺牲部的下方与第一凹陷结构的底部之间形成空腔60。

步骤24，参考图2d，在第一结构上形成第二结构。参考图2e，第二结构既可以是第二叠层20，也可以是第二叠层20以外的其他具有一定厚度的结构。

步骤25，在第二结构上形成到达牺牲部的第二凹陷结构。参考图2e，与第一凹陷结构类似的，第二凹陷结构可以是以垂直于衬底1的表面的第二沟道孔9，也可以是其他沟槽等凹陷结构，并且该凹陷结构也可以不是与衬底1的表面垂直的。

步骤26，参考图2f，去除牺牲部6。

在上述提供一种半导体结构的制备方法的实施例中，还包括更多的步骤。为方便起见，仍以图3a和3b来对这些实施例中的该些更多的步骤进行说明。但这仅是为了减少重复制图的工作量，任何在下列实施例中未被提及的结构，即使在附图中标示出，也不应当被视为是实施例中所必须的结构，更不应当被理解为是本发明的必要技术特征。

参考图3a，在这些实施例中的至少一个中，在第一凹陷结构内形成牺牲部6之前，先进行在在第一凹陷结构内形成第一凹陷结构内层的步骤。该第一凹陷结构内层可以是第一沟道孔内层5，也可以是其他结构。

参考图3b，在完成前一步骤后，再在第一凹陷结构内层的内部形成牺牲部6，并使得牺牲部6与第一凹陷结构内层的侧壁和底部之间形成空腔60。这样的设置使得牺牲部6与半导体结构的其他结构不直接接触，因此能够进一步缓解由牺牲部6导致的界面金属污染和应力较大等问题。

虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可做出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。