一种RDL金属线的制造方法及结构与流程

本发明属于半导体制造领域，涉及一种rdl金属线的制造方法及结构。

背景技术：

随着集成电路的功能越来越强、性能和集成度越来越高，以及新型集成电路的出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高的密度、更高的时钟频率发展，封装也向更高密度的方向发展。

晶圆级封装(wlp)技术由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。

wlp技术是以bga技术为基础，是一种经过改进和提高的csp。以晶圆为加工对象，在晶圆上同时对众多芯片进行封装、老化及测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板上，它使封装尺寸减小到ic芯片的尺寸，生产成本大幅度降低。

重新布线层(rdl)可对芯片的焊盘的焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。对于高i/o芯片封装结构而言，需要多层rdl金属线。然而，在有限的外形形状及封装尺寸下，rdl金属线的线宽及线间距越小意味着可以得到越多的供电轨道。

在现有工艺中，rdl金属线制造部分是整个wlp流程中最昂贵的部分，它需要较多的过程步骤及复杂的流程，如图1所示，显示为现有技术中，制造rdl金属线的工艺流程的示意图。其采用pvd形成ti/cu金属种子层，而后沉积光阻、图形化光阻，采用电镀法在ti/cu金属种子层上电镀cu金属层，去除光阻，而后刻蚀ti/cu金属种子层，形成rdl金属线。该方法由于首先形成ti/cu金属种子层，采用电镀法制造rdl金属线，因此后期需采用刻蚀工艺去除多余的ti/cu金属种子层，因此工艺流程步骤多、工艺复杂，且在进行刻蚀步骤时，由于ti的刻蚀速率比cu的刻蚀速率慢很多，在对所述ti/cu金属种子层进行刻蚀的过程中会存在侧切现象，从而很难得到线宽及线间距非常小的rdl金属线，进而很难得到较多的供电轨道。

因此，提供一种rdl金属线的制造方法及结构，以减少工艺步骤、降低工艺复杂度、降低生产成本及减小rdl金属线的线宽及线间距，以提高rdl的供电轨道，已成为本领域亟待解决的问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种rdl金属线的制造方法及结构，用于解决现有技术中制造rdl金属线工艺步骤多、工艺复杂、生产成本高及难以制造具有较小线宽及线间距的rdl金属线的问题。

为实现上述目的及其他相关目的，本发明提供一种rdl金属线的制造方法，包括以下步骤：

s1：提供一晶圆，所述晶圆的上表面包括焊盘；

s2：在所述晶圆的上表面形成干膜；

s3：图形化所述干膜，在所述干膜中形成沟槽，所述沟槽裸露所述焊盘；

s4：沉积金属层，所述金属层包括位于所述干膜上的第一子金属层，以及位于所述沟槽底部的第二子金属层，所述第一子金属层与所述第二子金属层之间的所述沟槽具有裸露侧壁部，所述第一子金属层与所述第二子金属层由所述裸露侧壁部隔离；

s5：去除所述干膜及位于所述干膜上的所述第一子金属层，保留位于所述沟槽底部的所述第二子金属层，以形成所述rdl金属线。

优选地，在步骤s1与步骤s2之间还包括：在所述晶圆的上表面形成介质层、图形化所述介质层以裸露所述焊盘的步骤。

优选地，所述介质层包括光敏性聚酰亚胺(pi)聚合物薄膜、聚苯并噁(pbo)聚合物薄膜及苯并环丁烯(bcb)聚合物薄膜中的一种或组合。

优选地，所述干膜包括pi聚合物薄膜及pbo聚合物薄膜中的一种或组合。

优选地，形成所述干膜的方法包括压膜法、pvd及cvd中的一种。

优选地，所述干膜的厚度范围为100μm～200μm。

优选地，所述沟槽的深宽比范围为0.5～3。

优选地，所述沟槽的宽度范围为10μm～800μm。

优选地，所述金属层由铜、铝、银、铬、钛、钽、钼及钕中的一种或两种以上组合形成。

优选地，形成所述金属层的方法包括pvd及电镀法中的一种。

优选地，采用电镀法形成所述金属层时，所述金属层还包括金属种子层。

优选地，所述金属层的厚度范围为10μm～80μm，且所述金属层的厚度小于所述干膜的厚度。

优选地，所述金属层与所述干膜的厚度比的范围为0.1～0.5。

优选地，所述第二子金属层与所述沟槽的侧壁之间具有预设距离的间隙。

优选地，所述预设距离的间隙的范围为0.1μm～10μm。

优选地，去除所述干膜的方法包括等离子体干法蚀刻及湿法蚀刻中的一种。

优选地，所述rdl金属线的线宽范围为1μm～1.5μm，相邻所述rdl金属线的间距范围为0.1μm～0.3μm。

本发明还提供一种基于rdl金属线的结构，包括：

晶圆，所述晶圆的上表面包括焊盘；

干膜，所述干膜覆盖所述晶圆的上表面，且所述干膜中包括裸露所述焊盘的沟槽；

金属层，包括第一子金属层及第二子金属层；所述第一子金属层位于所述干膜的上表面；所述第二子金属层位于所述沟槽的底部，所述第一子金属层与所述第二子金属层之间的所述沟槽具有裸露侧壁部，所述第一子金属层与所述第二子金属层由所述裸露侧壁部隔离。

优选地，所述晶圆与所述干膜之间还包括介质层，且所述介质层裸露所述焊盘。

优选地，所述介质层包括光敏性聚酰亚胺(pi)聚合物薄膜、聚苯并噁(pbo)聚合物薄膜及苯并环丁烯(bcb)聚合物薄膜中的一种或组合。

优选地，所述干膜包括pi聚合物薄膜及pbo聚合物薄膜中的一种或组合。

优选地，所述干膜的厚度范围为100μm～200μm。

优选地，所述沟槽的深宽比范围为0.5～3。

优选地，所述沟槽的宽度范围为10μm～800μm。

优选地，所述金属层包括铜金属层、铝金属层、银金属层、铬金属层、钛金属层、钽金属层、钼金属层及钕金属层中的一种或组合。

优选地，所述金属层还包括金属种子层。

优选地，所述金属层的厚度范围为10μm～80μm，且所述金属层的厚度小于所述干膜的厚度。

优选地，所述金属层与所述干膜的厚度比的范围为0.1～0.5。

优选地，所述第二子金属层与所述沟槽的侧壁之间具有预设距离的间隙。

优选地，所述预设距离的间隙的范围为0.1μm～10μm。

如上所述，本发明的rdl金属线的制造方法及结构，具有以下有益效果：(1)采用干膜，较之光阻可减少工艺过程中有机物质的释放，提高金属线质量；(2)无需刻蚀金属层的步骤，即可制造rdl金属线，工艺步骤少、工艺简单、生产成本低；(3)无需刻蚀rdl金属线，因此可制造线宽及线间距较小的rdl金属线。

附图说明

图1显示为现有技术中制造rdl金属线的流程示意图。

图2显示为实施例一中制造rdl金属线的流程示意图。

图3显示为实施例一中晶圆的结构示意图。

图4显示为实施例一中在晶圆上形成介质层的结构示意图。

图5显示为实施例一中形成干膜的结构示意图。

图6显示为实施例一中形成沟槽的的结构示意图。

图7显示为实施例一中形成金属层的的结构示意图。

图8显示为图7中沟槽的局部放大结构示意图。

图9显示为实施例一中去除干膜形成rdl金属线的结构示意图。

图10显示为实施例二中制造rdl金属线的流程示意图。

图11显示为实施例二中在晶圆上形成干膜的结构示意图。

图12显示为实施例二中形成沟槽的的结构示意图。

图13显示为实施例二中形成金属层的的结构示意图。

图14显示为图13中沟槽的局部放大结构示意图。

图15显示为实施例二中去除干膜形成rdl金属线的结构示意图。

元件标号说明

100、110晶圆

101、111焊盘

200介质层

300、310干膜

301、311沟槽

400、410金属层

401、411第一子金属层

402、412第二子金属层

403、413间隙

404、414rdl金属线

s1～s5、s-a～s-g步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图2～图15。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

参阅图2，本发明提供一种rdl金属线的制造方法，包括以下步骤：

s-a：提供一晶圆，所述晶圆的上表面包括焊盘；

s-b：在所述晶圆的上表面形成介质层；

s-c：图形化所述介质层，裸露所述焊盘；

s-d：在所述介质层的上表面形成干膜；

s-e：图形化所述干膜，在所述干膜中形成沟槽，所述沟槽裸露所述焊盘；

s-f：沉积金属层，所述金属层包括位于所述干膜上的第一子金属层，以及位于所述沟槽底部的第二子金属层，所述第一子金属层与所述第二子金属层之间的所述沟槽具有裸露侧壁部，所述第一子金属层与所述第二子金属层由所述裸露侧壁部隔离；

s-g：去除所述干膜及位于所述干膜上的所述第一子金属层，保留位于所述沟槽底部的所述第二子金属层，以形成所述rdl金属线。

参阅图3，首先，进行步骤s-a，提供一晶圆100，所述晶圆100的上表面包括裸露的焊盘101。

具体的，所述晶圆101包括裸露所述焊盘101的上表面的钝化层(未图示)，所述钝化层作为保护层、绝缘层及隔离层，所述钝化层可以为二氧化硅层，其作用为：防止后续沉积的金属材料扩散到所述晶圆100中，从而影响所述晶圆100的半导体性能，造成器件性能退化。

进行步骤s-b，在所述晶圆100的上表面形成介质层200。

作为示例，所述介质层200包括光敏性聚酰亚胺(pi)聚合物薄膜、聚苯并噁(pbo)聚合物薄膜及苯并环丁烯(bcb)聚合物薄膜中的一种或组合。所述介质层200的厚度范围为50μm～200μm。所述介质层200可以加强所述钝化层，起到应力缓冲的作用。本实施例中，采用具有高机械性能及低成本的pi聚合物薄膜作为所述介质层200，形成所述介质层200的方法包括pvd、cvd等，本领域技术人员可根据具体需求进行选择，此处不再赘述。在另一实施例中，也可不选用所述介质层200，本领域技术人员根据具体需要进行选择，此处不作限制。

进行步骤s-c，图形化所述介质层200，裸露所述焊盘101，如图4所示，图形化所述介质层200的方法可采用本领域常规方法，此处不再赘述。

进行步骤s-d，在图形化的所述介质层200表面形成干膜300，如图5所示。

作为示例，所述干膜300包括pi聚合物薄膜及pbo聚合物薄膜中的一种或组合；形成所述干膜300的方法包括压膜法、pvd、cvd中的一种；所述干膜300的厚度范围为100μm～200μm。

具体的，所述干膜300作为掩膜，所述干膜300的厚度取决于后续制造的金属线的宽度与厚度。采用压膜法，在所述介质层200表面形成pi聚合物薄膜，其中，随着所述干膜300的厚度的增加，会增加后续图形化所述干膜300形成的沟槽的深宽比，从而增加工艺难度，但随着所述干膜300的厚度的增加，有利于防止后续形成的金属层覆盖所述沟槽的侧壁，从而降低后续去除所述干膜300的难度。本实施例中，所述pi聚合物薄膜的厚度为150μm，在满足后续形成的所述金属线的需求的前提下，促使所述金属线难以相连接，同时减小所述沟槽的深宽比及降低工艺难度。在另一实施例中，所述干膜300的种类、厚度及制造方法，本领域技术人员也可根据具体需要进行选择，此处不作限制。

进行步骤s-e，图形化所述干膜300，在所述干膜300中形成沟槽301，所述沟槽301裸露所述焊盘101，如图6所示。

作为示例，所述沟槽301的深宽比范围为0.5～3；所述沟槽301的宽度范围为10μm～800μm。

具体的，图形化所述干膜300的方法包括干法刻蚀，所述沟槽301的宽度由后续需制造的所述金属线的宽度及所述干膜300的厚度共同决定，所述沟槽301的宽度与所述干膜300的厚度成线性关系，从而降低所述沟槽301的深宽比，降低工艺难度；所述沟槽301的宽度与后续需制造的所述金属线的宽度成线性关系，且所述沟槽301的宽度大于后续制造的所述金属线的宽度。本实施例中，包含三种宽度的所述沟槽301，裸露所述介质层200的上表面且宽度大于所述焊盘101的宽度的沟槽、裸露所述焊盘101的上表面且宽度与所述焊盘101的宽度概呈相等的沟槽及只裸露所述介质层200表面的沟槽。在另一实施例中，所述沟槽301的深宽比范围、所述沟槽301的宽度范围，本领域技术人员可根据具体需要进行选择，此处不作限制。

进行步骤s-f，沉积金属层400，在所述干膜300的上表面形成第一子金属层401，同时在所述沟槽301底部形成第二子金属层402，所述第一子金属层401与所述第二子金属层402之间的所述沟槽301具有裸露侧壁部，所述第一子金属层401与所述第二子金属层402由所述裸露侧壁部隔离，即所述金属层400非连接，由所述裸露侧壁部隔离，所述干膜300不导电，从而避免所述第一子金属层401与所述第二子金属层402之间电连接，避免短路，且可降低后续去除所述干膜300的难度。如图7所示。

作为示例，所述金属层400由铜(cu)、铝(al)、银(ag)、铬(cr)、钛(ti)、钽(ta)、钼(mo)及钕(nd)中的一种或两种以上形成，形成所述金属层400的方法包括pvd及电镀法中的一种，当采用电镀法时，所述金属层400还包括金属种子层(未图示)。

具体的，本实施例中，采用pvd在所述干膜300的上表面形成第一子金属层401，同时在所述沟槽301底部形成第二子金属层402，所述第一子金属层401及第二子金属层402选用cu金属。在另一实施例中，也可采用电镀法形成所述金属层400，由于电镀法是通过表面金属层产生电流使金属沉积的制造方法，所述介质层200及所述干膜300均不导电，因此需在所述介质层200及所述干膜300的上表面形成金属种子层。如：采用pvd在所述干膜300的上表面及所述沟槽301的底部依次沉积ti金属及cu金属，形成ti金属层及cu金属层的叠层，其中，所述ti金属层作为扩散阻挡层阻止cu离子向所述晶圆100进行扩散，以及增加cu金属层的粘附力，cu金属层作为金属种子层。所述ti/cu金属种子层作为阳极，施加电压后，作为阳极的所述ti/cu金属种子层中的cu发生反应转化成cu离子及电子，所述晶圆100附近的cu离子与电子结合形成镀在所述ti/cu金属种子层表面的cu金属，最终，完成所述金属层400的电镀。所述金属层400的种类，也可根据具体需要进行选择，此处不作限制。

作为示例，所述金属层400的厚度范围为10μm～80μm，且所述金属层400的厚度小于所述干膜300的厚度，所述金属层400与所述干膜300的厚度比的范围为0.1～0.5。

具体的，所述金属层400的厚度为60μm，所述金属层400与所述干膜300的厚度比为0.4，以便于在沉积所述金属层400时，所述第一子金属层401与所述第二子金属层402之间具有足够的高度差，从而确保所述第一子金属层401与所述第二子金属层402非连续，所述金属层400由所述裸露侧壁部隔离，从而避免所述第一子金属层401与所述第二子金属层402之间电连接，避免短路，且可降低后续去除所述干膜300的难度。

作为示例，所述第二子金属层402与所述沟槽301侧壁之间具有预设距离的间隙403，所述间隙403的范围为0.1μm～10μm，如图8所示，以便于进一步确保所述第二子金属层402与所述第一子金属层401非连接，从而避免所述第一子金属层401与所述第二子金属层402之间电连接，避免短路，从而降低后续去除所述干膜300的难度。所述间隙403的范围可根据具体需要进行选择，此处不作限制。

最后，进行步骤s-g，去除位于所述介质层200上方的所述干膜300及位于所述干膜300上表面的所述第一子金属层401，保留位于所述沟槽301底部的所述第二子金属层402，以形成rdl金属线404，如图9所示。

作为示例，去除所述干膜300的方法包括等离子体干法蚀刻及湿法蚀刻中的一种，本领域技术人员可根据具体需求进行选择，此处不作限制。

作为示例，所述rdl金属线404的线宽范围为1μm～1.5μm，相邻所述rdl金属线404的间距范围为0.1μm～0.3μm。

具体的，所述第二子金属层402中包括多条所述rdl金属线404，本发明中采用所述干膜300作为掩膜，通过pvd形成所述第二子金属层402，去除所述干膜300后，即可直接制造所述rdl金属线404，制造工艺步骤简单、成本低、无需对所述第二子金属层402进行刻蚀，因此不存在侧切现象，所述第二子金属层402中的所述rdl金属线404的线宽及线间距均可以达到非常小，譬如，本实施例中，所述rdl金属线404的线宽为1.5μm，相邻所述rdl金属线404的间距为0.3μm；且由于采用所述pi聚合物薄膜作为所述干膜300，相较于光阻，在pvd形成所述金属层400的过程中，可降低挥发气体的含量，从而降低pvd真空污染问题。

实施例二

参阅图10，本发明还提供一种rdl金属线的制造方法，包括以下步骤：

s1：提供一晶圆，所述晶圆的上表面包括焊盘；

s2：在所述晶圆的上表面形成干膜；

s3：图形化所述干膜，在所述干膜中形成沟槽，所述沟槽裸露所述焊盘；

s4：沉积金属层，所述金属层包括位于所述干膜上的第一子金属层，以及位于所述沟槽底部的第二子金属层，所述第一子金属层与所述第二子金属层之间的所述沟槽具有裸露侧壁部，所述第一子金属层与所述第二子金属层由所述裸露侧壁部隔离；

s5：去除所述干膜及位于所述干膜上的所述第一子金属层，保留位于所述沟槽底部的所述第二子金属层，以形成所述rdl金属线。

参阅图11～15，首先，进行步骤s1，提供一晶圆110，所述晶圆110的上表面包括裸露的焊盘111。

具体的，所述晶圆110包括裸露所述焊盘111上表面的钝化层(未图示)，所述钝化层作为保护层、绝缘层及隔离层，所述钝化层可以为二氧化硅层，其作用为：防止后续沉积的金属材料扩散到所述晶圆110中，从而影响所述晶圆110的半导体性能，造成器件性能退化。

进行步骤s2，在所述晶圆110的上表面形成干膜310，如图11所示。

作为示例，所述干膜310包括pi聚合物薄膜及pbo聚合物薄膜中的一种或组合；形成所述干膜310的方法包括压膜法、pvd、cvd中的一种；所述干膜310的厚度范围为100μm～200μm。

具体的，所述干膜310作为掩膜，所述干膜310的厚度取决于后续制造的金属线的宽度与厚度。采用压膜法，在所述晶圆110的上表面形成pi聚合物薄膜，其中，随着所述干膜310的厚度的增加，会增加后续图形化所述干膜310形成的沟槽的深宽比，从而增加工艺难度，但随着所述干膜310的厚度的增加，有利于防止后续形成的金属层覆盖所述沟槽的侧壁，从而降低后续去除所述干膜310的难度。本实施例中，所述pi聚合物薄膜的厚度为150μm，在满足后续形成的所述金属线的需求的前提下，促使所述金属线难以相连接，同时减小所述沟槽的深宽比及降低工艺难度。在另一实施例中，所述干膜310的种类、厚度及制造方法，本领域技术人员也可根据具体需要进行选择，此处不作限制。

进行步骤s3，图形化所述干膜310，在所述干膜310中形成沟槽311，所述沟槽311裸露所述焊盘111，如图12所示。

作为示例，所述沟槽311的深宽比范围为0.5～3；所述沟槽311的宽度范围为10μm～800μm。

具体的，图形化所述干膜310的方法包括干法刻蚀，所述沟槽311的宽度由后续需制造的所述金属线的宽度及所述干膜310的厚度共同决定，所述沟槽311的宽度与所述干膜310的厚度成线性关系，从而降低所述沟槽311的深宽比，降低工艺难度；所述沟槽311的宽度与后续需制造的所述金属线的宽度成线性关系，且所述沟槽311的宽度大于后续制造的所述金属线的宽度。本实施例中，包含三种宽度的所述沟槽311，裸露所述钝化层的上表面且宽度大于所述焊盘111的宽度的沟槽、裸露所述焊盘111的上表面且宽度与所述焊盘111的宽度概呈相等的沟槽及只裸露所述钝化层表面的沟槽。在另一实施例中，所述沟槽311的深宽比范围、所述沟槽311的宽度范围，本领域技术人员可根据具体需要进行选择，此处不作限制。

进行步骤s4，沉积金属层410，在所述干膜310的上表面形成第一子金属层411，同时在所述沟槽311底部形成第二子金属层412，所述第一子金属层411与所述第二子金属层412非连接，所述第一子金属层411与所述第二子金属层412之间的所述沟槽311具有裸露侧壁部，所述第一子金属层411与所述第二子金属层412由所述裸露侧壁部隔离，即所述金属层410非连接，由所述裸露侧壁部隔离，所述干膜310不导电，从而避免所述第一子金属层411与所述第二子金属层412之间电连接，避免短路，且可降低后续去除所述干膜310的难度。如图13所示。

作为示例，所述金属层410由铜(cu)、铝(al)、银(ag)、铬(cr)、钛(ti)、钽(ta)、钼(mo)及钕(nd)中的一种或两种以上形成，形成所述金属层410的方法包括pvd及电镀法中的一种，当采用电镀法时，所述金属层410还包括金属种子层(未图示)。

具体的，本实施例中，采用pvd在所述干膜310的上表面形成第一子金属层411，同时在所述沟槽311底部形成第二子金属层412，所述第一子金属层411及第二子金属层412选用cu金属。在另一实施例中，也可采用电镀法形成所述金属层410，由于电镀法是通过表面金属层产生电流使金属沉积的制造方法，位于所述晶圆110上表面的所述钝化层及所述干膜310均不导电，因此需在所述钝化层及所述干膜310的上表面形成金属种子层。如：先采用pvd在所述干膜310的上表面及所述沟槽311的底部依次沉积ti金属及cu金属，形成ti金属层及cu金属层的叠层，其中，所述ti金属层作为扩散阻挡层阻止cu离子向所述晶圆110进行扩散，以及增加cu金属层的粘附力，cu金属层作为金属种子层。所述ti/cu金属种子层作为阳极，施加电压后，作为阳极的所述ti/cu金属种子层中的cu发生反应转化成cu离子及电子，所述晶圆110附近的cu离子与电子结合形成镀在所述ti/cu金属种子层表面的cu金属，最终，完成所述金属层410的电镀。所述金属层410的种类，也可根据具体需要进行选择，此处不作限制。

作为示例，所述金属层410的厚度范围为10μm～80μm，且所述金属层410的厚度小于所述干膜310的厚度，所述金属层410与所述干膜310的厚度比的范围为0.1～0.5。

具体的，所述金属层410的厚度为60μm，所述金属层410与所述干膜310的厚度比为0.4，以便于在沉积所述金属层410时，所述第一子金属层411与所述第二子金属层412之间具有足够的高度差，从而确保所述第一子金属层411与所述第二子金属层412非连续，所述金属层410由所述裸露侧壁部隔离，从而避免所述第一子金属层411与所述第二子金属层412之间电连接，避免短路，且可降低后续去除所述干膜310的难度。

作为示例，所述第二子金属层412与所述沟槽311侧壁之间具有预设距离的间隙413，所述间隙413的范围为0.1μm～10μm，如图14所示，以便于进一步确保所述第二子金属层412与所述第一子金属层411非连接，从而避免所述第一子金属层411与所述第二子金属层412之间电连接，避免短路，从而降低后续去除所述干膜310的难度。所述间隙413的范围可根据具体需要进行选择，此处不作限制。

最后，进行步骤s5，去除位于所述晶圆110上方的所述干膜310及位于所述干膜310上表面的所述第一子金属层411，保留位于所述沟槽311底部的所述第二子金属层412，以形成rdl金属线414，如图15所示。

作为示例，去除所述干膜310的方法包括等离子体干法蚀刻及湿法蚀刻中的一种，本领域技术人员可根据具体需求进行选择，此处不作限制。

作为示例，所述rdl金属线414的线宽范围为1μm～1.5μm，相邻所述rdl金属线414的间距范围为0.1μm～0.3μm。

具体的，所述第二子金属层412中包括多条所述rdl金属线414，本发明中采用所述干膜310作为掩膜，通过pvd形成所述第二子金属层412，去除所述干膜310后，即可直接制造所述rdl金属线414，制造工艺步骤简单、成本低、无需对所述第二子金属层412进行刻蚀，因此不存在侧切现象，所述第二子金属层412中的所述rdl金属线414的线宽及线间距均可以达到非常小，譬如，本实施例中，所述rdl金属线414的线宽为1.5μm，相邻所述rdl金属线414的间距为0.3μm；且由于采用所述pi聚合物薄膜作为所述干膜310，相较于光阻，在pvd形成所述金属层410的过程中，可降低挥发气体的含量，从而降低pvd真空污染问题。

实施例三

参阅图13～14，本发明还提供一种基于rdl金属线的结构，包括：

晶圆110，所述晶圆110的上表面包括焊盘111；

干膜310，所述干膜310覆盖所述晶圆110的上表面，且所述干膜310中包括裸露所述焊盘111的沟槽311；

金属层410，包括第一子金属层411及第二子金属层412；所述第一子金属层411位于所述干膜310的上表面；所述第二子金属层412位于所述沟槽311的底部，所述第一子金属层411与所述第二子金属层412之间的所述沟槽311具有裸露侧壁部，所述第一子金属层411与所述第二子金属层412由所述裸露侧壁部隔离。即所述金属层410非连接，由所述裸露侧壁部隔离，所述干膜310不导电，从而避免所述第一子金属层411与所述第二子金属层412之间电连接，避免短路，且可降低后续去除所述干膜310的难度。

具体的，所述晶圆110包括裸露所述焊盘111上表面的钝化层(未图示)，所述钝化层作为保护层、绝缘层及隔离层，所述钝化层可以为二氧化硅层，其作用为：防止后续沉积的金属材料扩散到所述晶圆110中，从而影响所述晶圆110的半导体性能，造成器件性能退化。作为示例，所述干膜310包括pi聚合物薄膜及pbo聚合物薄膜中的一种或组合。

作为示例，所述干膜310的厚度范围为100μm～200μm。

作为示例，所述沟槽311的深宽比范围为0.5～3。

作为示例，所述沟槽311的宽度范围为10μm～800μm。

作为示例，所述金属层410包括铜金属层、铝金属层、银金属层、铬金属层、钛金属层、钽金属层、钼金属层及钕金属层中的一种或组合。

作为示例，所述金属层410还包括金属种子层(未图示)。

作为示例，所述金属层410的厚度范围为10μm～80μm，且所述金属层410的厚度小于所述干膜310的厚度。

作为示例，所述金属层410与所述干膜310的厚度比的范围为0.1～0.5。

作为示例，所述第二子金属层412与所述沟槽311侧壁之间具有预设距离的间隙413。以便于进一步确保所述第二子金属层412与所述第一子金属层411非连接，从而避免所述第一子金属层411与所述第二子金属层412之间电连接，避免短路，从而降低后续去除所述干膜310的难度。

作为示例，所述预设距离的间隙413的范围为0.1μm～10μm。

作为示例，所述晶圆110与所述干膜310之间还包括介质层，且所述介质层裸露所述焊盘111。所述介质层包括pi聚合物薄膜、pbo聚合物薄膜及苯并环丁烯(bcb)聚合物薄膜中的一种或组合。所述介质层为绝缘材料，可以加强所述钝化层，起到应力缓冲的作用。

综上所述，本发明提供的rdl金属线的制造方法及结构，具有以下有益效果：(1)采用干膜，较之光阻可减少pvd制造金属层的过程中的有机物质的释放，降低pvd真空污染问题，提高制造的金属线质量；(2)无需刻蚀金属层的步骤，即可制造rdl金属线，工艺步骤少、工艺简单、生产成本低；(3)无需刻蚀rdl金属线，因此可制造线宽及线间距较小的rdl金属线。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。