在二维均匀栅格VCSEL阵列上创建任意图案的制作方法

文档序号:17045531发布日期:2019-03-05 19:34阅读:381来源:国知局
在二维均匀栅格VCSEL阵列上创建任意图案的制作方法

本申请要求于2017年8月31日提交的美国临时专利申请62/552,406的权益,其公开内容以引用方式并入本文。

本发明整体涉及光电设备,并且具体涉及可配置为发射图案化照明的设备。



背景技术:

现有和新兴的消费者应用已经对实时三维(3d)成像器件带来了日益增长的需求。同时,这些成像设备通常也称为深度传感器或深度映射器,通过使用一个或多个光学光束照射目标场景并且分析反射的光信号,使得能够远程测量目标场景上每个点的距离(通常为强度),所谓的目标场景深度。

在本领域,人们都知道基于单片半导体基板上光辐射的多个发光元件阵列生成光源的各种方法。

美国专利申请公布2014/0211215(其公开内容以引用方式并入本文)描述了一种光学设备,其中包括被配置为生成具有在其中施加的图案的光束的光束源。在一个实施方案中,光电设备包括半导体管芯,在该半导体管芯上以二维图案(不是规则晶格)形成垂直腔面发射激光器(vcsel)二极管的单片阵列。术语“规则晶格”是指图案中相邻元件之间的间距(例如,vcsel阵列中相邻发射极之间)固定并且与周期性晶格同义的二维图案。该图案可以是不相关的,因为对于任何大于二极管尺寸的偏移,作为横向偏移函数的激光二极管位置的自动相关性来说并不重要。随机、伪随机和准周期性图案就是此类不相关图案的示例。



技术实现要素:

下文描述的本发明的实施方案提供了多种改进方法,用于构造可通过此类方法产生的图案化光源和光源。

因此,根据本发明的实施方案,提供了一种光电设备,其中包括半导体基板以及在半导体基板上形成的光电池阵列。光电池阵列包括第一外延层,所述第一外延层限定下分布式布拉格反射器(dbr)叠层;第二外延层,所述第二外延层在所述下dbr叠层上形成并限定量子阱结构;第三外延层,所述第三外延层在所述量子阱结构上形成并限定上dbr叠层;以及在上dbr叠层上形成的电极,所述电极可被配置为将激发电流注入到每个光电池的量子阱结构中。所述光电池阵列包括第一组光电池和与所述第一组光电池交织的第二组光电池,所述第一组光电池被配置为响应于所述激发电流而发射激光辐射,其中所述光电池的选自外延层和所述电极的至少一个元件被配置使得所述第二组中的光电池不发射激光辐射。

在所公开的实施方案中,阵列为规则阵列,而第一组光电池以不相关的图案布置在阵列内。

在一个实施方案中,第二组光电池包括上dbr叠层中的注入离子,其通过足以将注入到量子阱结构中的激发电流降低至低于发射激光辐射所需的阈值的量,来增大上dbr叠层的电阻。

在其他实施方案中,第二组光电池的电极被配置以便不将激发电流注入到量子阱结构中。在一个此类实施方案中,光电池包括外延层和电极之间的隔离层,以及隔离层的一部分在第一组光电池中被蚀刻掉并且在第二组光电池中不被蚀刻,使得激发电流不被注入到第二组光电池的量子阱结构中。在另一个实施方案中,光电设备包括隔离层和被配置为将电流馈送到光电池的导体,所述隔离层将第二组光电池的电极与导体隔离,使得电流不被馈送到第二组光电池的电极。

附加地或另选地,光电设备包括在下dbr叠层和上dbr叠层之间形成的隔离层,其中隔离层被蚀刻出所述第一组光电池中的所述量子阱结构的区域并且不被蚀刻出所述第二组光电池。

根据本发明的一个实施方案,还提供了一种用于制造光电设备的方法。该方法包括将第一外延层沉积在半导体基板上,以限定下分布式布拉格反射器(dbr)叠层。将第二外延层沉积在第一外延层上以限定量子阱结构。将第三外延层沉积在第二外延层上以限定上dbr叠层。蚀刻外延层以限定光电池阵列。在第三外延层上沉积电极,并且所述电极可被配置为将激发电流注入到每个光电池的量子阱结构中,以便使得第一组光电池响应于激发电流而发射激光辐射。第二组光电池的选自所述外延层和所述电极的至少一个元件被配置使得所述第二组中的所述光电池不发射所述激光辐射,所述第二组光电池与所述第一组交织。

结合附图,从下文中对本发明的实施方案的详细描述将更完全地理解本发明,在附图中:

附图说明

图1是根据本发明的实施方案包括半导体管芯的光电设备的示意性顶视图,其中在该半导体管芯上以二维图案形成vcsel的单片阵列;

图2a-图2b是根据本发明的实施方案启用vcsel和禁用vcsel的示意性截面图;

图3a-图3b是根据本发明的另一个实施方案启用vcsel和禁用vcsel的示意性截面图;

图4a-图4b是根据本发明的另一个实施方案启用和禁用vcsel的区域的示意性截面图;

图5a-图5b是根据本发明的另一个实施方案启用和禁用vcsel的区域的示意性截面图;

图6a-图6b是根据本发明的另一个实施方案启用和禁用vcsel的区域的示意性截面图;以及

图7a-图7b是根据本发明的另一个实施方案启用vcsel和禁用vcsel的示意性截面图;

具体实施方式

概述

尤其,在基于光学三角测量的3d(三维)映射应用中使用发射多个光束的光源。如上述美国专利申请公布2014/0211215中所述,优势是可以在待映射的目标上使用投射随机或伪随机图案的光源。用于此类光源的期望的发射极为vcsel(垂直腔面发射激光器)阵列,由于该激光器功耗低,因此可提供很高的可靠性和卓越的光束质量。vcsel阵列中发射极的随机或伪随机图案可通过相应的光刻掩膜生成。然而,发射极的非周期性分布可能导致降低对光刻胶图案cd(临界尺寸)的控制,以及由于不均匀的蚀刻负载效应而导致蚀刻均匀性差。

本文所述的本发明的实施方案通过在均匀栅格上构造vcsel阵列并且禁用各个发射极解决上述限制。禁用发射极可与启用(操作)发射极以基本上任何期望的图案交织,例如以伪随机或其他不相关图案。本发明所公开的实施方案利用vcsel构造工艺中的修改选择性地禁用发射极,例如通过修改vcsel的外延层或电极。由于设计基于均匀栅格,因此可使用标准光刻方法可靠地制造。

系统描述

图1是根据本发明的实施方案包括半导体管芯10的光电设备的示意性顶视图,其中在该半导体管芯上以不相关的二维图案形成启用光电池12的单片阵列,诸如vcsel;该阵列通过与用于生成本领域众所周知的vcsel阵列的相同类型的光刻方法在半导体基板上形成,其具有形成vcsel的合适薄膜层结构,以及在阵列中从接触焊盘14向vcsel12提供电力和接地连接的导体。

这种启用vcsel12的不相关图案是使用与用于构造类似vcsel单元的规则阵列(即规则晶格形式的阵列)基本相同的过程来产生。然而,与传统的规则阵列相比,只能选择性地启用vcsel12,同时禁用剩余的类似vcsel单元。这些禁用电池在本文中被称为“模拟电池16”,因为它们在结构上几乎与vcsel12完全相同,但由于制造过程中配置的薄膜层特性而不能发射激光。在下文中,术语“禁止”和“禁用”分别与“不启用”和“未启用”同义。

基于规则电池阵列,以基本上任何所需的图案(例如,以伪随机或其他不相关的图案)创建操作发射极阵列的能力具有以下优点:

·通过最小化所谓的蚀刻负载效应实现改进的干蚀刻均匀性;

·由于均匀栅格的周期性结构,实现对光刻胶cd的更严格控制;和

·通过使用树脂诸如聚酰亚胺填充电池之间的沟槽实现管芯10的更均匀的温度分布,从而导致更好的光功率均匀性。

图2-图7是启用和禁用vcsel的示意性截面图。每个图将在标记为“a”的图中的启用vcsel(可用作启用vcsel12的基础)与在标记为“b”的图中的禁用vcsel(作为模拟电池16的可能基础)进行比较。当启用和禁用vcsel共享大部分相同的元件时,下文参考图2a给出了启用vcsel的详细描述。

图2a-图2b是根据本发明的实施方案启用vcsel17和禁用vcsel18的示意性截面图。

图2a中的启用vcsel17在半导体基板19上形成。vcsel的外延半导体层(下n型分布式布拉格反射镜[n-dbr]叠层20,量子阱结构22和上p-dbr叠层24)沉积在半导体基板19的某个区域上。在n-dbr叠层20和p-dbr叠层24之间,形成限定层36(通常为铝氧化物)并且对其进行图案化。在p-dbr叠层24沉积后,隔离层28沉积并图案化,并且一个或多个p电极30和n电极32沉积和图案化。蚀刻隔离沟槽34以限定vcsel阵列并且隔离相邻vcsel。另外,隔离注入物38诸如质子注入物可靠近p-dbr叠层24和量子阱结构22沉积,以增大相邻vcsel之间的隔离。

图2b中的禁用vcsel18与启用vcsel17不同,因为在禁用vcsel中隔离注入物38延伸到p-dbr叠层24中并且可能延伸到量子阱结构22中。由于离子注入引起的晶格损伤,因此注入层的电阻从未注入状态增大,从而将注入量阱结构22中的激发电流降低至低于发射激光辐射所需的阈值。因此,禁用vcsel并且不发射激光辐射。

在构造过程中通过修改负责限定隔离注入物38的沉积的横向分布的光掩模,从而允许注入离子到达p-dbr叠层24并且可能到达量子阱结构22以实现禁用vcsel18。

图3a-图3b是根据本发明的另一个实施方案启用vcsel39和禁用vcsel40的示意性截面图。启用vcsel39基本上与图2a的启用vcsel17类似,不同的是本实施方案不一定包括用于隔离相邻vcsel的隔离注入物38。通过阻止激发电流注入到p-dbr叠层24和量子阱结构22中来实现禁用vcsel40。在本发明的三个另选的实施方案中,启用vcsel39和禁用vcsel40之间的区别如图4-6所示。这些图参考图3a-图3b,并且示出了用于启用vcsel39的区域44(用虚线标出)以及用于禁用vcsel40的区域46(用虚线标出)。

图4a-图4b分别是根据本发明的实施方案的图3a-图3b的启用和禁用vcsel39和40的区域44和46的示意性截面图。

在启用vcsel39中,p电极30和p-dbr叠层24之间的电接触通过在用作p电极的金属层(m1)沉积之前蚀刻隔离层28的位置41中的通孔来产生,从而使激发电流从p电极流入p-dbr叠层并且进一步流入量子阱结构22。在禁用vcsel40中,不蚀刻通孔,如由邻接隔离层28在位置42中所示,从而阻止激发电流从p电极30流入到p-dbr叠层24中并且进一步流入到量子阱结构22中。

在构造过程中通过修改负责描绘隔离层28的蚀刻的光掩模实现禁用vcsel40,以便使得不蚀刻位置42中的通孔。

图5a-图5b分别是根据本发明的另一个实施方案的图3a-图3b的启用和禁用vcsel39和40的区域44和46的示意性截面图。

在启用vcsel39和禁用vcsel40中,分别在位置62和64中的隔离层28中蚀刻通孔。第二隔离层60沉积在隔离层28上,并且在位置62的启用vcsel39中蚀刻通孔,而在位置64的禁用vcsel40中不蚀刻通孔。p电极30沉积在第二隔离层60上以及在位置62蚀刻的通孔启用p电极和p-dbr叠层24之间的电接触,因此使得激发电流从p电极流入p-dbr叠层,并且进一步流入量子阱结构22。然而,由于位置64的邻接第二隔离层60,在禁用vcsel40的p电极30和p-dbr叠层24之间未建立电接触,因此阻止激发电流从p电极流入到p-dbr叠层中并且进一步流入到量子阱结构22中。

在制造过程中通过修改负责描绘隔离层60的蚀刻的光掩模来实现禁用vcsel40,以便阻止蚀刻位置64的通孔。

图6a-图6b分别是根据本发明的另一个实施方案的图3a-图3b的启用和禁用vcsel39和40的区域44和46的示意性截面图。

在启用vcsel39和禁用vcsel40两者中,p电极30和p-dbr叠层24之间的电接触通过在隔离层28的位置41蚀刻通孔而生成,类似于图4a的启用vcsel。第二隔离层66沉积在p电极30上(而不是沉积在隔离层28上,如图5a-图5b所示)。在位置72的第二隔离层66中蚀刻通孔,但在位置74不蚀刻通孔。导电层76沉积在第二隔离层66上,以将电流馈送到光电池阵列。由于位置72中的蚀刻通孔,因此导电层76与p电极30建立电接触,既而与p-dbr叠层24建立电接触,使得激发电流从第二金属层流入p-dbr叠层并且进一步流入量子阱结构22。然而,由于位置74的邻接第二隔离层66,因此将禁用vcsel40的p电极30与导电层76隔离,从而阻止将电流馈送到p电极。

在制造过程中通过修改负责描绘隔离层60的蚀刻的光掩模来实现禁用vcsel40,以便阻止蚀刻位置74的通孔。

图7a-图7b是根据本发明的实施方案启用vcsel80和禁用vcsel82的示意性截面图。启用vcsel80大体上与图3a的启用vcsel39类似。禁用vcsel82与启用vcsel80不同,因为在位置84不蚀刻该限定层36,从而阻止量子阱结构22的增长。

在制造过程中通过修改光掩模来实现禁用vcsel80,以便阻止蚀刻位置84的限定层36。

应当理解,上文所描述的实施方案以举例的方式引用,并且本发明不限于上文已特别示出或描述的内容。相反,本发明的范围包括上文所述的各种特征、以及本领域的技术人员在阅读以上描述之后会想到的在现有技术中没有公开的其变型形式和修改形式的组合和子组合。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1