具有锗硅源漏的MOS晶体管的制造方法与流程

本发明涉及一种半导体集成电路制造方法，特别是涉及一种具有锗硅源漏的mos晶体管的制造方法。

背景技术：

mos晶体管特别是pmos管的源漏区往往需要形成嵌入式锗硅外延层，嵌入式锗硅外延层能够对pmos管的沟道区的应力进行调制从而有利于提高pmos的载流子迁移率，从而提高pmos管的电学性能。mos晶体管也通常简称为fet组成，pmos管简称为pfet组件，nmos管简称为nfet组件。

技术实现要素：

本发明所要解决的技术问题是提供一种具有锗硅源漏的mos晶体管的制造方法，能增加嵌入式锗硅外延层的体积，从而提高器件的电学性能。

为解决上述技术问题，本发明提供的具有锗硅源漏的mos晶体管的制造方法包括如下步骤：

步骤一、提供一硅衬底，在所述硅衬底的表面形成栅极结构，所述栅极结构的侧面形成有侧墙。

步骤二、在所述栅极结构的两侧形成侧面具有∑(sigma)形状的凹槽，包括如下分步骤：

步骤21、形成硬掩膜层。

步骤22、采用光刻工艺在所述栅极结构的两侧定义出所述凹槽的形成区域，采用刻蚀工艺将所述凹槽形成区域的所述硬掩膜层去除；对所述凹槽形成区域的的所述硅衬底进行第一次干法刻蚀并形成具有第一体积的所述凹槽。

步骤23、进行第二次湿法刻蚀将所述凹槽由第一体积扩展到第二体积，在所述第二次湿法刻蚀中加入光照处理，通过所述光照处理增加所述第二次湿法刻蚀的刻蚀速率并从而增加所述第二体积。

步骤三、在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过增加所述第二体积增加所述嵌入式锗硅外延层并提高mos晶体管的电学性能。

步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构的两侧进行源漏注入形成源区和漏区。

进一步的改进是，具有锗硅源漏的mos晶体管为pmos管。

进一步的改进是，步骤一中所述栅极结构由栅介质层和多晶硅栅叠加而成。

进一步的改进是，所述栅极结构作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅被去除，之后在所述伪栅去除的区域中形成金属栅结构。

进一步的改进是，所述金属栅结构为hkmg。

进一步的改进是，步骤一中在所述硅衬底表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，mos晶体管形成于有源区中。

进一步的改进是，步骤一中所述侧墙的材料为氮化硅。

进一步的改进是，所述硬掩膜层的材料为氮化硅。

进一步的改进是，所述第二次湿法刻蚀的刻蚀溶液采用四甲基氢氧化铵(tmah)溶液。

进一步的改进是，所述光照处理的光线采用紫外线光(uv)。

进一步的改进是，步骤三中形成嵌入式锗硅外延层的分步骤包括：

步骤31、形成由锗硅材料组成的缓冲层。

步骤32、形成由锗硅材料组成的主体层，所述主体层的锗浓度大于所述缓冲层的锗浓度。

步骤33、形成由硅材料组成的盖帽层。

进一步的改进是，所述缓冲层由第一缓冲子层和第二缓冲子层叠加而成。

进一步的改进是，所述第一缓冲子层的锗浓度为25％，所述第二缓冲子层的锗浓度为25％～30％。

进一步的改进是，所述主体层的锗浓度为30％～40％。

进一步的改进是，在同一所述硅衬底上还同时形成有nmos管，在步骤二和三中所述nmos管被保护而不形成所述凹槽以及所述嵌入式锗硅外延层。

进一步的改进是，所述nmos管形成于p阱上，所述pmos管形成于n阱上。

本发明对∑形状的凹槽的形成工艺做了精心的设计，主要是对凹槽的刻蚀工艺进行了改进，将凹槽的刻蚀工艺分成了第一次干法刻蚀和第二次湿法刻蚀，且在第二次湿法刻蚀过程中增加了光照处理，光照处理会增加第二次湿法刻蚀的刻蚀速率的特征来增加最后形成的凹槽的第二体积，由于最后嵌入式锗硅外延层是形成于第二体积的凹槽中，故能增加嵌入式锗硅外延层的体积，本发明利用到嵌入式锗硅外延层的体积越大mos晶体管的电学性能越好的特征，实现对mos晶体管特别是pmos管的电学性能的改善。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1是本发明实施例方法的流程图；

图2a-图2e是本发明实施例方法各步骤中的器件结构图。

具体实施方式

如图1所示，是本发明实施例方法的流程图；如图2a至图2e所示，是本发明实施例方法各步骤中的器件结构图，本发明实施例具有锗硅源漏的mos晶体管的制造方法包括如下步骤：

步骤一、如图2a所示，提供一硅衬底101，在所述硅衬底101的表面形成栅极结构105，所述栅极结构105的侧面形成有侧墙106，该侧墙106也同时延伸到所述栅极结构105的表面。

所述栅极结构105由栅介质层和多晶硅栅叠加而成。所述栅极结构105作为伪栅，在所述步骤四的所述源区和所述漏区形成之后所述伪栅去除，之后在所述伪栅去除的区域中形成金属栅结构。所述金属栅结构为hkmg。

在所述硅衬底101表面形成有浅沟槽场氧，由所述浅沟槽场氧隔离出有源区，mos晶体管形成于有源区中。

所述侧墙106的材料为氮化硅。

本发明实施例中，具有锗硅源漏的mos晶体管为pmos管。在同一所述硅衬底101上还同时形成有nmos管，在形成步骤二和三中所述nmos管被保护而不形成凹槽以及嵌入式锗硅外延层。所述nmos管形成于p阱104上，所述pmos管形成于n阱103上。

步骤二、在所述栅极结构105的两侧形成侧面具有∑形状的凹槽，包括如下分步骤：

步骤21、如图2b所示，形成硬掩膜层107。

步骤22、如图2c所示，采用光刻工艺在所述栅极结构105的两侧定义出所述凹槽的形成区域，采用刻蚀工艺将所述凹槽形成区域的所述硬掩膜层107去除；对所述凹槽形成区域的的所述硅衬底101进行第一次干法刻蚀并形成具有第一体积的所述凹槽，图2c用标记108a标出了具有第一体积的所述凹槽。

步骤23、如图2d所示，进行第二次湿法刻蚀将所述凹槽由第一体积扩展到第二体积，在所述第二次湿法刻蚀中加入光照处理，通过所述光照处理增加所述第二次湿法刻蚀的刻蚀速率并从而增加所述第二体积。图2d中，光照处理的光源用标记201标出。

本发明实施例中，所述第二次湿法刻蚀的刻蚀溶液采用tmah溶液。

所述光照处理的光线采用紫外线光。

图2e中单独将形成所述凹槽的区域的多个所述栅极结构105表示出来，为了更清楚的表示所述凹槽结构，图2e中的各区域都采用不带填充的线体图形表示。最后形成的所述凹槽如标记108所示，标记108的顶部开口减小且顶部开口和所述栅极结构105侧面的侧墙106对齐，如虚线aa所示，图2e中的侧墙106叠加了所述硬掩膜层107刻蚀后残留在所述栅极结构105的侧面的部分；标记108的所述凹槽的口径逐渐增加并在增加到最大口径后又逐渐减少，最大口径的两侧和所述栅极结构105的侧面对齐，如虚线bb所示。

步骤三、如图2e所示，在所述凹槽中填充锗硅外延层形成嵌入式锗硅外延层，通过增加所述第二体积增加所述嵌入式锗硅外延层并提高mos晶体管的电学性能。

如图2e所示，形成嵌入式锗硅外延层的分步骤包括：

步骤31、形成由锗硅材料组成的缓冲层。

所述缓冲层由第一缓冲子层1091和第二缓冲子层1092叠加而成。图2e中，第一缓冲子层1091和第二缓冲子层1092之间用一根虚线分割。

所述第一缓冲子层1091的锗浓度为25％，所述第二缓冲子层1092的锗浓度为25％～30％。

步骤32、形成由锗硅材料组成的主体层1093，所述主体层1093的锗浓度大于所述缓冲层的锗浓度。较佳为，所述主体层1093的锗浓度为30％～40％。

步骤33、形成由硅材料组成的盖帽层1094。

步骤四、在形成有所述嵌入式锗硅外延层的所述栅极结构105的两侧进行源漏注入形成源区和漏区。

本发明实施例对∑形状的凹槽的形成工艺做了精心的设计，主要是对凹槽的刻蚀工艺进行了改进，将凹槽的刻蚀工艺分成了第一次干法刻蚀和第二次湿法刻蚀，且在第二次湿法刻蚀过程中增加了光照处理，光照处理会增加第二次湿法刻蚀的刻蚀速率的特征来增加最后形成的凹槽的第二体积，由于最后嵌入式锗硅外延层是形成于第二体积的凹槽中，故能增加嵌入式锗硅外延层的体积，本发明实施例利用到嵌入式锗硅外延层的体积越大mos晶体管的电学性能越好的特征，实现对mos晶体管特别是pmos管的电学性能的改善。

对于本发明实施例引入的光照处理所带来的效果现补充说明如下：

通常，硅沟槽如本发明实施例的凹槽是利用化学溶液对不同的硅晶面具有不同的刻蚀率来形成的。而硅沟槽的参数会影响外延的形状且进一步影响fet组件如pfet组件的器件效能。现有制作硅沟槽的作法是利用化学溶液对不同晶面的硅进行刻蚀，因硅沟槽的湿法刻蚀的刻蚀溶液如tmah溶液对硅晶面在不同晶面的刻蚀速率的最大值会受到限制，所以现有方法形成的凹槽的第二体积会有一定的极限值，本发明实施例的光照会加速tmah对硅刻蚀的速率，进而增加硅沟槽的体积即第二体积，从而增加pfet的器件效能。

以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。