线圈电子组件及其制造方法与流程

本公开涉及一种线圈电子组件及其制造方法，更具体地，涉及一种具有高电感和小尺寸的薄膜型功率电感器。

背景技术：

随着诸如智能电话的电子产品随着性能提高而变得越来越小，已经存在对安装在电子产品中的电子组件的小型化和性能改善的需求。因此，已经需要开发功率电感器之中的有小型化优点的薄膜型功率电感器。

技术实现要素：

本公开的一方面可提供一种应对或解决了多个线圈图案的镀覆不均匀性的线圈电子组件。

根据本公开的一方面，一种线圈电子组件可包括主体和位于所述主体的外表面上的外电极。所述主体可包括具有通孔的支撑构件以及位于所述支撑构件上的上线圈和下线圈。所述上线圈和所述下线圈通过过孔彼此连接，所述过孔可形成在所述支撑构件的所述通孔的边缘的至少一部分上。

根据本公开的另一方面，一种线圈电子组件可包括：支撑构件，包括通孔；上线圈，位于所述支撑构件的上表面上，包括一个或更多个上线圈图案；下线圈，位于所述支撑构件的与所述上表面相对的下表面上，包括一个或更多个下线圈图案；过孔，将最内上线圈图案连接到最内下线圈图案，并且从所述支撑构件的所述上表面通过所述支撑构件的所述通孔延伸至所述支撑构件的所述下表面；磁性材料，位于所述支撑构件的所述通孔中并包围所述上线圈和所述下线圈。

根据本公开的另一方面，一种制造线圈电子组件的方法可包括以下步骤：形成支撑构件；在所述支撑构件中形成通孔；在所述支撑构件的上表面、所述支撑构件的下表面上方并且在所述上表面与所述下表面之间延伸通过所述支撑构件的所述通孔形成第二导电层；在所述第二导电层的上表面上形成上图案化层并在所述第二导电层的下表面上形成下图案化层，其中，所述上图案化层和所述下图案化层不覆盖所述第二导电层的所述上表面的第一部分、所述第二导电层的延伸穿过所述通孔的表面并连接到所述第一部分的第二部分和所述第二导电层的所述下表面的连接到所述第二部分的第三部分；在所述第二导电层的包括所述第一部分、所述第二部分和所述第三部分的暴露的部分上形成第三导电层；去除所述上图案化层和所述下图案化层以及所述第二导电层的与所述上图案化层或所述下图案化层对应的部分；以及形成包围所述第三导电层并位于所述支撑构件的所述通孔中的磁性主体。

附图说明

通过下面结合附图的详细描述，将更清楚地理解本公开的以上和其它方面、特征和优点，在附图中：

图1是示出根据本公开中的示例性实施例的线圈电子组件的透视图；

图2是当从上方观看时图1的平面图；

图3沿图1的i-i'线截取的截面图；

图4a至图4h是示出制造图1的线圈电子组件的示例性工艺的示图；

图5a是示出根据现有技术的线圈电子组件的透视图，图5b是沿图5a的ii-ii'线截取的截面图；

图6是示出根据本公开中的另一示例性实施例的线圈电子组件的截面图；以及

图7a至图7g是示出制造图6的线圈电子组件的示例性工艺的示图。

具体实施方式

在下文中，将描述根据本公开中的示例性实施例的线圈电子组件，但本公开不必然限于此。

图1是示出根据本公开中的示例性实施例的线圈电子组件100的透视图。

图2是当从上方观看时图1的内线圈的平面图。图3沿图1的i-i'线截取的截面图。

参照图1至图3，线圈电子组件100可包括主体1以及设置在主体的外表面上的外电极21和22。

主体1可具有在厚度方向(t)上彼此相对的上表面和下表面、在长度方向(l)上彼此相对的第一端表面和第二端表面以及在宽度方向(w)上彼此相对的第一侧表面和第二侧表面。因此，主体1可具有大体上六面体形状，但不限于此。

主体1可包括磁性材料11。这里，不具体限制磁性材料11，只要磁性材料11具有磁性质即可，并且磁性材料11可以是例如铁氧体或金属基软磁性材料。铁氧体可包括诸如mn-zn基铁氧体、ni-zn基铁氧体、ni-zn-cu基铁氧体、mn-mg基铁氧体、ba基铁氧体、li基铁氧体等的任何已知的铁氧体。金属基软磁性材料可以是包括从由fe、si、cr、al和ni组成的组中选择的一种或更多种的合金。例如，金属基软磁性材料可包括fe-si-b-cr基非晶金属颗粒，但不限于此。金属基软磁性材料可具有0.1μm或更大至20μm或更小的粒径，并且可以以分散在聚合物中的形式被包括在诸如环氧树脂、聚酰亚胺等的聚合物中。

内线圈120可被磁性材料11包封。内线圈120可包括上线圈121和下线圈122。上线圈和下线圈可分别位于支撑构件3的上表面和下表面上。

支撑构件3可利用可使上线圈和下线圈彼此绝缘的任何材料形成。绝缘材料可以是热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)或具有浸渍在热固性树脂或热塑性树脂中的增强材料(诸如玻璃纤维或无机填料)的树脂(例如，半固化片)，但不具体地限于此。

支撑构件3可具有贯通其上表面和下表面的通孔“h”。通孔可填充有磁性材料以使磁通的流动流畅并改善磁导率。通孔的边界表面“hs”的至少一部分可与过孔1212接触。此外，通孔“h”的边界表面的除了与过孔1212接触的部分之外的部分与绝缘层或磁性材料接触。

图5a是示出根据现有技术的线圈电子组件500的透视图。图5b是沿图5a的ii-ii'线截取的截面图。如图5a和图5b中所示，在根据现有技术的线圈电子组件500中，将上线圈和下线圈彼此连接的过孔51可被构造为填充与支撑构件的通孔分开设置的通路孔“v”的内部。过孔不形成在支撑构件的通孔的边界表面上。当过孔形成在与通孔分开的通路孔中时，用于形成过孔的过孔焊盘具有预定的最小尺寸，以防止过孔开路，过孔焊盘的设计不考虑连接到过孔的线圈图案的线宽。当过孔焊盘形成为具有预定的最小尺寸时，难以防止过孔的线宽与线圈图案的线宽相比过度生长。结果，当使用各向异性镀覆时，产生过孔与线圈图案之间的镀覆偏差，这会引起线圈图案之间的不均匀生长。此外，因为除了通孔之外还形成了通路孔，所以支撑构件的有限尺寸减小了可形成通孔的空余空间。具有大的通孔为线圈电子组件提供诸如高磁导率等的优越的电特性。但可用的空间是有限的，这限制了改善线圈电子组件的电特性的能力。

与根据现有技术的线圈电子组件500不同，根据本公开中的示例性实施例的线圈电子组件100不具有单独的通路孔，因此可显著增大支撑构件的通孔“h”的面积。结果，可改善线圈电子组件的磁导率，并且可使内线圈中产生的磁通的流动流畅。

通孔的边界表面上的过孔1212的最大线宽“w1”不受具体限制，并且可与线圈图案的平均线宽基本相同。这意味着不产生过孔的过度镀覆，因为当线圈图案的线宽窄时，过孔的线宽也可以窄，以与线圈图案的线宽相似。过孔的最大线宽w1可以是直接连接到过孔的线圈图案的线宽w2的0.8倍或更大至1.2倍或更小。当整个内线圈的线宽均匀地保持时，直接连接到过孔的线圈图案的线宽w2可与线圈图案的平均线宽基本相同。将最大线宽w1与线圈图案的线宽之间的偏差限制至大约20％可防止由线圈图案的不均匀生长引起的线圈电子组件的特性的劣化。

参照图2，过孔可与线圈图案的方向形成预定角度“θ”，其中，线圈图案与过孔连接。预定角度可小于180°。即，可形成角度，使得过孔从上线圈沿支撑构件的通孔的边界表面连接到下线圈。更优选地，过孔可与线圈图案形成直角。在这种情况下，可显著减小过孔的尺寸，并且可显著增大线圈芯部的中央处的磁性材料的填充系数，这可导致优越的电特性。

同时，根据现有技术的线圈电子组件500与根据本公开的线圈电子组件100的差异在于过孔51不形成在通孔的边缘处，而是填充通路孔，并且因此过孔51自线圈图案沿支撑构件的通路孔形成而不改变方向。

参照图2，支撑构件的支撑连接到外电极的内线圈的引出部的相对的端部可包括缝隙部“s”。为了防止引出部的过度镀覆，可选择性地形成缝隙部。可根据需要或必要来选择缝隙部的截面形状。例如，可存在若干缝隙部，每个缝隙部具有多边形形状、椭圆形形状、圆形形状或它们的组合。缝隙部s可在镀覆内线圈之前或在镀覆内线圈之后形成，并且可利用激光束、钻等形成。当缝隙部s在镀覆内线圈之后形成时，可在支撑构件的其上形成有缝隙部的上表面和下表面上使用绝缘材料来执行屏蔽处理，使得支撑构件的上表面和下表面不被镀覆。缝隙部s可填充有填充支撑构件的通孔的磁性材料。

过孔1212可具有堆叠有多个导电图案层的多层结构，将参照图3的区域“a”的放大图进行详细地描述。

参照图3的区域a的放大图，过孔1212可包括第一导电图案层至第五导电图案层。图3中示出的第一导电图案层至第五导电图案层中的全部不必然包括在过孔中，并且附加的导电图案层可包括在过孔1212中。为了增大线圈的高宽比(aspectratio)，可添加附加的导电图案层，并且考虑到工艺要求，各向异性镀覆和/或各向同性镀覆可适当地彼此组合。

过孔1212可包括分别与支撑构件的上表面和下表面接触并位于多个导电图案层中的最下层处的第一导电图案层1212a。第一导电图案层可以是在制备支撑构件时提前制备的铜(cu)箔层。第一导电图案层的厚度不受具体限制，但当考虑覆铜层叠板(ccl)的一般铜箔层的厚度时，第一导电图案层的厚度可以是大约20μm。除了铜箔层之外，第一导电图案层可包括通过单独的溅射工艺形成的薄膜层。因为除了可用于镀覆工艺的金属(诸如钼(mo)、镍(ni)等)之外还可选择各种金属，所以可增大在选择材料方面的自由度。

第一导电图案层1212a可形成为使得第一导电图案层1212a与通孔的边界表面不接触。在与支撑构件同时制备第一导电图案层并且随后形成通孔的情况下，不可能在通孔的边界表面上形成第一导电图案层。

第二导电图案层1212b可设置在第一导电图案层1212a上。形成第二导电图案层1212b的方法不受具体限制，但可以是例如化学镀铜。第二导电图案层1212b可形成为覆盖位于支撑构件的上表面上的第一导电图案层1212a的整个上表面，沿通孔的边界表面的整个厚度延伸，并且覆盖位于支撑构件的下表面上的第一导电图案层1212a的下表面。当过孔形成为延伸穿过通孔时，第二导电图案层可用作基底图案层。因为第二导电图案层用作基底图案层并且因此不需要对线圈的高宽比贡献大量的量，所以第二导电图案层的厚度不受限制并且不需要大。例如，第二导电图案层的厚度可以是1μm至10μm，但不限于此。

第三导电图案层1212c可利用第二导电图案层1212b作为基底图案层形成为覆盖第二导电图案层的上表面、下表面和侧表面。第三导电图案层1212c可通过使干膜图案化然后填充镀覆溶液形成。不限制第三导电图案层的材料，只要它具有优异的导电性即可，并且第三导电图案层的材料可以是例如铜(cu)、镍(ni)等。与第二导电图案层相似，第三导电图案层可形成为延伸穿过通孔。

因为在形成过孔1212时使用了如上所述的使干膜图案化然后填充镀覆溶液的方法，所以过孔的边缘的至少一部分可线性地形成。例如，过孔1212的从主体的顶部观看的截面的边缘的至少一部分可基本上是直线。干膜可用作用于形成过孔的引导件以控制过孔的形状，使得过孔具有线性边缘。如此，可有效地防止过孔的过度镀覆。

第四导电图案层1212d可具有比第三导电图案层1212c的厚度相对小的厚度并且可形成在第三导电图案层上。第四导电图案层1212d可被视为附加的镀层。此外，大幅增大线圈图案的高宽比的各向异性镀层可形成在第四导电图案层1212d上作为第五导电图案层1212e。

作为示例，过孔1212的位于支撑构件3的上表面或下表面上的第一部分的第一宽度可与过孔1212的位于支撑构件3的上表面与下表面之间的第二部分的第二宽度基本相同。

过孔1212不需要具有预定最小尺寸的过孔焊盘，过孔的线宽可与线圈图案的线宽相同或相似。结果，可显著减小线圈图案的厚度和线宽偏差。

除了过孔之外，形成上线圈和下线圈的线圈图案123可具有与过孔的多层结构相似的多层结构。参照图3的区域“b”的放大图，线圈图案可包括多个导电层。图3示出了位于支撑构件的上表面上的线圈，但也适用于位于支撑构件的下表面上的线圈。线圈图案的第一导电层123a可与支撑构件的上表面直接接触，可与过孔的第一导电图案层1212a共面，并且可包括与过孔的第一导电图案层1212a的材料相同的材料。第一导电层123a和第一导电图案层1212a可通过相同的工艺形成。第二导电层123b可形成在第一导电层上。第二导电层可以是薄膜化学镀铜层。因为第一导电层和第二导电层基本通过利用蚀刻等蚀刻侧表面来形成，所以第一导电层和第二导电层可因此可具有相同的线宽。具有与第二导电层的线宽相同的线宽的第三导电层123c可形成在第二导电层上。第三导电层通过使干膜图案化并填充镀覆溶液形成，因此可相对容易地控制第三导电层的形状。作为附加的镀层的第四导电层123d和作为各向异性镀层的第五导电层123e可形成在第三导电层上方。

可适当地选择制造参照图1至图3描述的根据示例性实施例的线圈电子组件的方法。下面将简要描述制造线圈电子组件的示例性工艺。

图4a至图4h是示出根据示例性实施例的制造线圈电子组件的示例性工艺的示图。图4a示出了制备支撑构件41的工艺。在这种情况下，可在支撑构件41上涂覆铜箔层42。为了方便起见，可使用包括形成在绝缘片上的铜箔层的任何已知的覆铜层叠板(ccl)。当使用任何已知的ccl时，可在不改变工艺的设备的情况下形成薄膜型线圈。铜箔层42可基本构成过孔或线圈图案的最下层。

图4b示出了形成贯通支撑构件的上表面和下表面的通孔c的腔体工艺。通常在完成内线圈之后作为后处理来执行腔体工艺。然而，在本公开中，使用通孔的边界表面形成过孔，并且需要在形成过孔之前形成通孔。可对通孔的边界表面执行后处理。例如，可执行用于在边界表面上形成不平坦结构的后处理和用于清洁边界表面的后处理。当在通孔的边界表面上形成用于过孔的镀层时，形成在边界表面上的不平坦结构可具有可改善过孔与支撑构件之间的粘附的任何形状。

图4c示出了形成覆盖位于支撑构件上的上铜箔层42的上表面和下铜箔层42的下表面并覆盖通孔的边界表面的化学镀铜层43的工艺。化学镀铜层43可用作用于镀覆线圈图案的种子图案。化学镀铜层43可通过无电镀覆或电镀覆形成，但不具体地限于此。

图4d示出了层压干膜然后使干膜图案化以形成期望的图案44的工艺。为了形成将上线圈和下线圈彼此电连接的过孔，可使干膜图案化以使通孔的边界表面的一部分敞开(或暴露)。因为可控制过孔的线宽，所以可使干膜图案化为使得过孔的线宽与线圈图案的线宽基本相同。

图4e示出了在图案化的干膜的开口中镀覆线圈图案45的工艺。可使用化学镀铜层43作为种子图案来形成线圈图案45以覆盖化学镀铜层43的表面。线圈图案的厚度可根据层压的干膜的厚度来选择，并且因此可根据需要或期望适当地选择线圈图案的厚度。

图4f示出了去除干膜的工艺。去除干膜的方法不受限制，但可以是化学蚀刻或机械分离。此外，可同时去除铜箔层42和化学镀铜层43的与干膜对应的部分。

图4g示出了形成围绕剩余的铜箔层、化学镀铜层和线圈图案的多层结构的附加的镀层46的工艺。图4h示出了通过对附加的镀层执行各向异性镀覆以形成各向异性镀层47来实现对于线圈图案的相当高的高宽比的工艺。

虽然未详细地示出，但随后的工艺可包括填充磁性材料的工艺、暴露线圈的引出部的刮片工艺、形成外电极的镀覆工艺等。

图6是示出根据本公开中的另一示例性实施例的线圈电子组件200的截面图。线圈电子组件200包括与根据上述的示例性实施例的线圈电子组件100的组件基本相同的一些组件。为了便于解释，省略了重复的描述，相同的组件由相同的附图标记表示。然而，为了将示例性实施例彼此区分开，以“1”开头的一些附图标记可变为以“2”开头。

参照图6，根据另一示例性实施例的线圈电子组件200的过孔2212可具有多层结构。过孔2212与根据示例性实施例的线圈电子组件的过孔1212不同之处在于过孔2212不包括第一导电图案层1212a。覆盖支撑构件的上表面和下表面以及通孔的边界表面的第二导电图案层2212b可构成过孔2212的多个导电图案层中的最下层。当线圈电子组件实现为低轮廓产品时，这在使用薄膜支撑构件代替任何已知的ccl时可以是有利的。通常，当使用已知的ccl时，不需要执行形成第一导电图案层的单独工艺，这是方便的，但ccl的厚度可以是大约60μm，这可能不满足低轮廓的需求。对于使用具有显著小于任何已知的ccl的厚度的厚度的支撑构件，第二导电图案层2212b可直接形成在支撑构件上，使得可减小线圈电子组件的在厚度方向上的尺寸，并且可实现线圈图案的相对高的高宽比。与第三导电图案层1212c、第四导电图案层1212d和第五导电图案层1212e相似，第三导电图案层2212c、第四导电图案层2212d和第五导电图案层2212e可设置在第二导电图案层上方。

根据另一示例性实施例的线圈电子组件200的线圈图案223可具有多层结构，并且与线圈电子组件100的线圈图案不同之处在于可省略了第一导电层。线圈图案223的结构可遵循线圈电子组件的低轮廓和高的高宽比的趋势。线圈图案223的最下层可以是第二导电层223b，与上述的第三导电层123c、第四导电层123d和第五导电层123e相似，第三导电层223c、第四导电层223d和第五导电层223e可设置在第二导电层上。

图7a至图7g是示出根据另一示例性实施例的制造线圈电子组件200的示例性工艺的示图。除了图4a至图4h描述的根据示例性实施例的制造线圈电子组件100的工艺还包括去除第一铜箔层的工艺之外，图7a至图7g中示出的工艺与参照图4a至图4h描述的根据示例性实施例的制造线圈电子组件100的工艺基本相同。因此，省略重复的描述。与参照图4a至图4h描述的根据示例性实施例的制造线圈电子组件100的工艺中描述的组件重复的组件由相同的附图标记表示，但为了将示例性实施例区分开，以“4”开头的一些附图标记变为以“7”开头。

如上面所阐述的，根据本公开中的示例性实施例，可提供可通过减小线圈图案的非均匀性来改善电特性并可通过显著增大芯部面积来增大磁导率的线圈电子组件。

虽然上面已经示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离如由所附权利要求限定的本发明的范围的情况下，可做出修改和变型。