浮栅型闪存及其制作方法与流程

本发明涉及半导体制造技术领域，特别涉及一种浮栅型闪存及其制作方法。

背景技术：

浮栅型闪存一般包括有形成在基底上的栅极结构，源极区以及漏极区。例如，图1为现有技术中浮栅型闪存的剖面结构示意图，如图1所示，源极区200和漏极区300形成在基底100的表面，栅极结构400形成在基底100表面上方，且位于源极区200和漏极区300之间，以此实现器件的写入和擦除的功能。

然而，现有技术中浮栅型闪存的表面积较大，会影响浮栅存储器件的存储密度。

技术实现要素：

本发明的目的在于提供一种浮栅型闪存及其制作方法，以解决现有的由于浮栅型闪存的表面积较大，而导致浮栅存储器件的存储密度降低的问题。

为解决上述技术问题，本发明提供一种浮栅型闪存的制作方法，所述方法包括：

提供一基底，所述基底中由下至上依次形成有源极层和有源层；

在所述基底上形成一第一凹槽，所述第一凹槽贯穿所述有源层并延伸至所述源极层中；

在所述第一凹槽内形成隔离层，所述隔离层的顶部位置低于所述第一凹槽的顶部位置；

在所述第一凹槽内形成浮栅，所述浮栅靠近所述第一凹槽的内侧壁，并由所述浮栅在所述第一凹槽内界定出一第二凹槽；

在所述浮栅的表面上形成极间介质层；

在所述第二凹槽中形成控制栅，所述控制栅位于所述极间介质层上，以利用所述极间介质层隔离所述浮栅和所述控制栅；

对所述基底的所述有源层的顶表面进行离子注入工艺，以在所述有源层的顶表面中形成漏极层。

可选的，形成所述浮栅的方法包括：

在所述第一凹槽中填满浮栅材料层；

执行回刻蚀工艺，以部分消耗所述浮栅材料层，使所述浮栅材料层的顶部位置低于所述第一凹槽的顶部位置；

在所述第一凹槽暴露出的内侧壁上形成侧墙结构，所述侧墙结构覆盖所述浮栅材料层靠近所述第一凹槽的内侧壁的部分；以及，

以所述侧墙结构为掩膜刻蚀所述浮栅材料层，以形成所述浮栅。

可选的，所述方法还包括在第一凹槽的内侧壁上形成第一栅介质层，所述浮栅覆盖所述第一栅介质层。

可选的，在形成所述浮栅之后，所述方法还包括在第二凹槽暴露出的内侧壁上形成第二栅介质层，所述第二栅介质层位于所述第一栅介质层上，并与所述第一栅介质层连接。

可选的，所述方法还包括：形成极间介质层，所述极间介质层和所述第二栅介质层的形成方法包括：

执行热氧化工艺，以在所述第二凹槽暴露出的内侧壁上形成第二栅介质层以及在所述浮栅的表面形成所述极间介质层。

可选的，在所述基底上形成所述第一凹槽的方法，包括在所述基底表面形成一掩膜层，所述掩膜层中开设有一开口；以所述掩膜层为掩膜刻蚀所述基底，以形成对应所述开口的所述第一凹槽，所述第一凹槽和所述开口连通；

以及，所述控制栅的形成方法包括：在所述第二凹槽中填满控制栅材料层，并且所述控制栅材料层填满所述第二凹槽并延伸至所述开口中；执行刻蚀工艺刻蚀所述控制栅材料层，直至剩余的控制栅材料层的顶部位置低于所述第二凹槽的顶部位置，以构成所述控制栅。

可选的，所述方法还包括：通过执行刻蚀工艺刻蚀所述掩膜层。

可选的，所述第一凹槽的深度介于3000埃～30000埃之间。

可选的，所述基底中定义有多个存储单元区，多个所述存储单元区之间形成沟槽隔离结构，以及多个所述存储单元区呈阵列式排布。

可选的，排布在同一行中的多个存储单元区中，多个第一凹槽相互连通并沿着行方向延伸，并使多个浮栅相互连接并沿着行方向延伸，以及多个控制栅相互连接并沿着所述行方向延伸。

进一步地，为了解决上述技术问题，本发明还提供了一种浮栅型闪存，包括：

基底，所述基底中定义有多个存储单元区，在所述存储单元区的基底中由下至上依次形成有源极层、有源层和漏极层，并且在所述基底中还形成有一第一凹槽，所述第一凹槽依次贯穿所述漏极层和所述有源层并延伸至所述源极层中；

栅极结构，形成在所述第一凹槽内，并且所述栅极结构包括浮栅、控制栅以及位于所述浮栅和所述控制栅之间的极间介质层，所述浮栅靠近所述第一凹槽的内侧壁，并由所述浮栅在所述第一凹槽内界定出一第二凹槽，所述控制栅填充在所述第二凹槽内。

可选的，所述浮栅型闪存还包括：第一栅介质层，形成在所述浮栅与所述第一凹槽内侧壁之间；

第二栅介质层，形成在所述控制栅与所述第二凹槽内侧壁之间，所述第二栅介质层位于所述第一栅介质层上，并与所述第一栅介质层连接。

可选的，所述控制栅的顶部位置低于所述第二凹槽的顶部位置。

综上所述，本发明提供的浮栅型闪存的制造方法中，先在包含有源极层的基底上形成一延伸至所述源极层的第一凹槽，并在所述第一凹槽内形成包括有浮栅，极间介质层以及控制栅的栅极结构，最后在所述基底的顶表面形成漏极层，以此来形成浮栅型闪存。由此可知，本发明中提供的浮栅型闪存中的基底表面仅需形成漏极层即可，相较于现有技术中将源极区，漏极区以及栅极结构均形成在基底的表层而言，本发明提供的浮栅型闪存的基底的长度较小，进而使得浮栅型闪存的占用面积较小，则在相同空间下，容纳本发明提供浮栅型闪存的数量更多，从而提高了浮栅存储器件的存储密度。

附图说明

图1是现有技术中浮栅型闪存的剖面结构示意图；

图2是本发明一实施例的一种浮栅型闪存的制作方法的流程示意图；

图3是本发明一实施例的另一种浮栅型闪存的制作方法的流程示意图；

图4至图14是本发明一实施例的浮栅型闪存在其制作过程中的剖面结构示意图；

图15是本发明一实施例的浮栅型闪存的俯视图；

图16是现有技术中浮栅型闪存的俯视图。

具体实施方式

承如背景技术所述，目前浮栅型闪存表面积较大的主要原因在于：现有技术中的浮栅型闪存均为横向沟道，例如图1所示，漏极区300，栅极结构400以及源极区200三者沿第一方向x横向形成在基底100的表层，使得基底在第一方向x上所需的长度较大，从而会导致浮栅型闪存的表面积较大，并最终影响到浮栅存储器件的存储密度。

而现有技术中，为了解决这一技术问题，通常会降低源极区和漏极区在第一方向x上的长度，或者降低沟道的长度，如此一来，往往会导致源漏击穿电压较低，或者造成短沟道效应，最终会影响到浮栅存储器件的性能。

为此，本发明提出了一种浮栅型闪存及其制造方法，在提高了浮栅存储器件存储密度的同时，还不会影响浮栅存储器件的性能。

以下结合附图和具体实施例对本发明提出的浮栅型闪存及其制作方法作进一步详细说明。根据下面说明书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

图2是本发明一实施例的一种浮栅型闪存的制作方法的流程示意图。如图2所示，所述方法包括：

步骤100a，提供一基底。所述基底中包括有由下至上依次形成的源极层和有源层。

步骤200a，在所述基底上形成一第一凹槽，所述第一凹槽贯穿所述有源层并延伸至所述源极层中。

步骤300a，在所述第一凹槽内形成隔离层，所述隔离层的顶部位置低于所述第一凹槽的顶部位置。所述隔离层的材质可以包括氧化硅。

步骤400a，在所述第一凹槽内形成浮栅，所述浮栅靠近所述第一凹槽的内侧壁，且位于所述隔离层之上，并由所述浮栅在所述第一凹槽内界定出一第二凹槽。

步骤500a，在所述浮栅的表面上形成极间介质层。所述浮栅的材料可以包括多晶硅，所述极间介质层的材料可以包括氧化硅。

步骤600a，在所述第二凹槽中形成控制栅，所述控制栅位于所述极间介质层上，以利用所述极间介质层隔离所述浮栅和所述控制栅，其中，所述控制栅的材料可以包括多晶硅。

步骤700a，对所述基底的所述有源层的顶表面进行离子注入工艺，以在所述有源层的顶表面中形成漏极层。

综上所述，本发明提供的浮栅型闪存的制造方法中，先在包含有源极层的基底上形成一延伸至所述源极层的第一凹槽，并在所述第一凹槽内形成包括有浮栅，极间介质层以及控制栅的栅极结构，最后在所述基底的顶表面形成漏极层，以此来形成浮栅型闪存。由此可知，本发明中提供的浮栅型闪存的所述漏极层，栅极结构以及源极层从上至下纵向形成于所述基底中，即，所述基底表面仅需形成漏极层即可，相较于现有技术中将源极区，漏极区以及栅极结构均形成在基底的表层而言，本发明提供的浮栅型闪存的基底的横向长度较小，进而使得浮栅型闪存的占用面积较小，则在相同空间下，容纳本发明提供的浮栅型闪存的数量更多，从而提高了浮栅存储器件的存储密度。

图3是本发明一实施例的另一种浮栅型闪存的制作方法的流程示意图。如图3所示，所述方法包括：

步骤100b，提供一基底。

其中，图4为本发明一实施例的基底的结构示意图。如图4所示，所述基底中由下至上依次形成有源极层11和有源层12。

步骤200b，在所述基底上形成一第一凹槽，其中，所述第一凹槽贯穿所述有源层12并延伸至所述源极层11中。

在本实施例中，可以通过对所述基底执行光刻工艺，在所述基底上形成第一凹槽。

具体的，先在所述基底上形成一掩膜层，所述掩膜层具有一开口，且所述掩膜层的材料可以包括氮化硅或者氧化硅。以所述掩膜层为掩膜刻蚀所述基底，形成对应所述开口的所述第一凹槽，其中，所述第一凹槽和所述开口连通，且所述第一凹槽的深度可以介于3000埃～30000埃之间。

进一步地，图5为执行步骤200b之后所述基底的结构示意图，如图5所示，所述基底上形成有掩膜层13，并且所述掩膜层13还具有一开口(图5中未示出)，同时，在所述基底11上还包括有通过执行步骤200b所形成的第一凹槽a，所述第一凹槽a还与所述开口连通。

步骤300b，在所述第一凹槽内形成隔离层。

具体的，可以先采用所述隔离材料层将所述第一凹槽a填满，之后，通过执行干法刻蚀工艺刻蚀部分所述隔离材料层，以形成所述隔离层。其中，所述隔离层的顶部位置低于所述第一凹槽的顶部位置，所述隔离层的高度范围可以介于150埃～500埃之间。所述隔离层的材料可以包括氧化硅。

进一步地，图6为执行步骤300b之后所述基底的结构示意图，如图6所示，所述基底的第一凹槽a中形成有隔离层14，并且，所述隔离层14的顶部位置低于所述第一凹槽a的顶部位置。

步骤400b，在第一凹槽的内侧壁上形成第一栅介质层。

进一步地，图7为执行步骤400b之后所述基底的结构示意图，如图7所示，所述第一凹槽a的内侧壁上形成有第一栅介质层15，且所述第一栅介质层15位于所述隔离层14上。其中，所述第一栅介质层15的材料可以包括氧化硅。

步骤500b，在图7所示的第一凹槽a中填满浮栅材料层，其中，所述浮栅材料层的材质可以包括多晶硅。

步骤600b，执行回刻蚀工艺，以部分消耗所述浮栅材料层，以使所述浮栅材料层的顶部位置低于所述第一凹槽a的顶部位置。

其中，图8为执行步骤600b之后所述浮栅型闪存的结构示意图，如图8所示，所述基底的第一凹槽a的所述隔离层14上形成有所述浮栅材料层16，且所述浮栅材料层16的顶部位置低于所述第一凹槽a的顶部位置，其中，所述浮栅材料层16的高度可以介于200埃～1000埃之间，并且所述浮栅材料层16的材质可以包括多晶硅。

步骤700b，在所述第一凹槽a暴露出的内侧壁上形成侧墙结构，所述侧墙结构覆盖所述浮栅材料层靠近所述第一凹槽的内侧壁的部分。

图9为执行上述步骤700b之后所述基底的结构示意图，结合图8和图9可知，所述第一凹槽a暴露出的内侧壁上形成侧墙结构17，且所述侧墙结构17覆盖所述浮栅材料层16靠近所述第一凹槽a的部分，其中，所述侧墙结构17的材料可以包括氮化硅或氮化硅。

步骤800b，以所述侧墙结构为掩膜刻蚀所述浮栅材料层，以形成所述浮栅。

图10为执行上述步骤800b之后所述基底的结构示意图，结合图9和图10可知，在以所述侧墙结构17为掩膜刻蚀所述浮栅材料层16后，会在所述第一凹槽a中形成所述浮栅18。

步骤900b，采用湿法刻蚀的工艺去除所述侧墙结构17，以及部分第一栅介质层15。以使得剩余的所述第一栅介质层15的上表面与所述浮栅18的上表面齐平。

进一步地，图11为执行上述步骤900b之后所述基底的结构示意图，如图11所示，所述浮栅18的上表面与剩余的所述第一栅介质层15的上表面齐平。

此时，所述浮栅18还在所述第一凹槽内界定出一第二凹槽b。

步骤1000b，执行热氧化工艺，在所述第二凹槽b暴露出的内侧壁上形成第二栅介质层，以及在所述浮栅的表面形成极间介质层。其中，所述第二栅介质层位于所述第一栅介质层上，并与所述第一栅介质层连接，其中，所述第二栅介质层和所述极间介质层的材料均可以包括氧化硅。

进一步地，图12为执行完上述步骤1000b之后的所述基底的结构示意图，如图12所示，在所述第二凹槽b内形成第二栅介质层19，以及形成于所述浮栅18暴露的表面上的极间介质层20。其中，所述第二栅介质层19位于所述第二凹槽b暴露出的内侧壁上，且位于所述第一栅介质层15上，并与所述第一栅介质层15连接。

步骤1100b，在所述第二凹槽b中形成控制栅，所述控制栅位于所述极间介质层20上，以利用所述极间介质层20隔离所述浮栅18和所述控制栅，所述控制栅的材料可以包括氧化硅。

其中，在步骤1100b中形成控制栅的方法可以为：在所述第二凹槽b中填满控制栅材料层，并且所述控制栅材料层填满所述第二凹槽b并延伸至上述步骤200b中所描述的掩膜层所具有的开口中。之后，执行刻蚀工艺刻蚀所述控制栅材料层，直至剩余的控制栅材料层的顶部位置低于所述第二凹槽的顶部位置，以构成所述控制栅。之后，可以采用刻蚀工艺刻蚀掉所述掩膜层13。

其中，图13为执行完上述步骤1100b之后所形成基底的结构示意图，则结合图12和图13所示，所述控制栅21形成在所述第二凹槽b中的所述极间介质层20上，并且，所述控制栅21的顶部位置低于所述第二凹槽的顶部位置，其中，所述控制栅21的高度可以介于1000埃～10000埃之间，并且，所述控制栅21的材质可以包括多晶硅。

步骤1200b，对所述基底的所述有源层的顶表面进行离子注入工艺，以在所述有源层的顶表面中形成漏极层。

进一步地，图14为执行步骤1200b之后所形成的浮栅型闪存的结构示意图。如图14所示，所述基底的有源层12的顶表面中形成漏极层22。

此时，所述浮栅18，极间介质层20以及控制栅21形成于所述第一凹槽中，并构成栅极结构，且在所述栅极结构的上下两端分别形成有漏极层22和源极层11，从而构成了垂直结构浮栅型闪存。

在图14所示的浮栅型闪存中，当所述漏极层提供热载流子，以及对控制栅施加正压时，所述控制栅通过耦合可以将热载流子拉入浮栅，从而实现器件的写入；而当对所述控制栅施加较高的负压时,控制栅通过耦合会将所述浮栅中的电子推出，以实现器件的擦除。

进一步地，图15为上述图14中所示出的浮栅型闪存的俯视图，如图15所示，所述基底中定义有多个存储单元区c，以及多个所述存储单元区c可以呈阵列式排布，其中，所述存储单元区c中包含有存储单元，所述存储单元可以为图14所示的浮栅型闪存，并且所述多个所述存储单元区c之间形成有沟槽隔离结构d。

进一步地，排布在同一行中的多个存储单元区c中，多个第一凹槽相互连通并沿着行方向延伸，并使多个浮栅相互连接并沿着行方向延伸，以及多个控制栅相互连接并沿着所述行方向延伸。

再进一步地，图15还示出了控制栅21，接触窗e，以及存储单元区c和沟槽隔离结构d的相关尺寸，由图15示出的相关尺寸可以得知所述浮栅型闪存的表面积为0.0156平方微米。

此外，图16为现有技术中浮栅型闪存的俯视图，且图16中标示有浮栅型闪存的相关尺寸，由图16可以得知，现有技术中浮栅型闪存的表面积一般为0.0289平方微米。

则对比可知，采用本发明提供的方法所制造的浮栅型闪存的表面积较小，相应的，其占用面积也较小，则在相同空间下，就可以容纳更多数量的本发明提供的浮栅型闪存，从而提高了浮栅存储器件的存储密度。

进一步地，本发明还提供了一种浮栅型闪存，所述浮栅型闪存可以如图14和图15所示，包括：

基底11，所述基底11中定义有多个存储单元区c，在所述存储单元区c的基底中由下至上依次形成有源极层11、有源层12和漏极层22，并且在所述基底中还形成有一第一凹槽a(图14和图15均未示出，具体参见图5)，所述第一凹槽a依次贯穿所述漏极层22和所述有源层12并延伸至所述源极层11中。

栅极结构，形成在所述第一凹槽a内，并且所述栅极结构包括浮栅18、控制栅21以及位于所述浮栅18和所述控制栅21之间的极间介质层20(图14和图15均未示出，具体参考图12)，所述浮栅18靠近所述第一凹槽a的内侧壁，并由所述浮栅18在所述第一凹槽a内界定出一第二凹槽b(图14和图15均未示出，具体参考图12)，所述控制栅21填充在所述第二凹槽b内，并且，所述控制栅21的顶部位置低于所述第二凹槽b的顶部位置。

可选的，所述浮栅型闪存还包括：第一栅介质层15，形成在所述浮栅18与所述第一凹槽a内侧壁之间；

第二栅介质层19，形成在所述控制栅21与所述第二凹槽b内侧壁之间，所述第二栅介质层19位于所述第一栅介质层15上，并与所述第一栅介质层15连接。

综上所述，本发明提供的浮栅型闪存，其漏极层，栅极结构以及源极层从上至下纵向排列形成于基底中，基底表面仅需形成漏极层即可，相较于现有技术中将源极区，漏极区以及栅极结构均形成在基底的表层而言，本发明提供的浮栅型闪存的基底的长度较小，使得浮栅型闪存的占用面积较小，则在相同空间下，可以容纳更多数量的本发明提供浮栅型闪存，从而提高了浮栅存储器件的存储密度。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。