一种硅基锗锡高电子迁移率晶体管及其制造方法与流程

本申请涉及半导体技术领域，尤其涉及一种硅基锗锡高电子迁移率晶体管及其制造方法。

背景技术：

高电子迁移率晶体管(hemt，highelectronmobilitytransistor)具有的高速、高频、低噪声等优异性能，是实现5g通信、高频卫星通信的主流微波器件。

随着半导体应用不断向微波(高频)段拓展，以砷化镓、磷化铟为代表的iii-v族高迁移率半导体材料显示出巨大的优越性，能满足信息处理的高速化、高频化需求。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

技术实现要素：

在现有技术中，iii-v族材料制造成本都非常高，并且会引起环境问题，而且难以与硅(si)基集成电路制造技术集成。

本申请实施例提供一种硅基锗锡(gesn)高电子迁移率晶体管及其制造方法，在硅基衬底上形成由锗锡(gesn)材料制备高电子迁移率晶体管，由此，能够提高晶体管的高速性能，并且，gesn容易与si基集成电路制造技术集成。

根据本申请实施例的一个方面，提供一种硅基锗锡(gesn)高电子迁移率晶体管，包括：

硅基衬底；

位于所述硅基衬底上的缓冲层；

位于所述缓冲层上的沟道层，所述沟道层为锗锡(gesn)材料；以及

位于所述沟道层上的间隔层，势垒层和盖层，所述间隔层，势垒层和盖层为iii-v族半导体材料，其中，所述间隔层与沟道层的界面形成二维电子气，所述势垒层与栅电极连接，所述盖层与源电极和漏电极连接。

根据本申请实施例的另一个方面，其中，所述硅基衬底的材料为硅或绝缘体上的硅，所述缓冲层材料为锗或者锗硅(sige)。

根据本申请实施例的另一个方面，其中，所述沟道层的材料为ge(1-x)snx，其中，0.06<x<0.3。

根据本申请实施例的另一个方面，其中，所述间隔层，势垒层和盖层的材料为铟铝磷(inalp)，铟铝砷(inalas)，铟镓磷(ingap)或者铟镓砷(ingaas)。

根据本申请实施例的另一个方面，其中，所述间隔层未掺杂，所述势垒层和所述盖层均掺杂，并且，所述盖层的掺杂浓度高于所述势垒层的掺杂浓度。

根据本申请实施例的又一个方面，提供一种硅基锗锡(gesn)高电子迁移率晶体管的制造方法,包括:

在硅基衬底上形成缓冲层；

在所述缓冲层上形成沟道层，所述沟道层为锗锡(gesn)材料；

在所述沟道层上形成间隔层，势垒层和盖层，所述间隔层，势垒层和盖层为iii-v族半导体材料，其中，所述间隔层与沟道层的界面形成有二维电子气，

刻蚀所述盖层，以露出所述势垒层；

在露出的所述势垒层上形成栅电极；以及

在所述栅电极两侧的所述盖层上分别形成源电极和漏电极。

本申请的有益效果在于：在硅基衬底上形成由锗锡(gesn)材料制备高电子迁移率晶体管，由此，能够提高晶体管的高速性能，并且，gesn容易与si基集成电路制造技术集成。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请实施例1的硅基锗锡高电子迁移率晶体管的一个示意图；

图2是本申请实施例2的硅基锗锡高电子迁移率晶体管的制造方法的一个示意图；

图3(a)-图3(d)是本申请实施例2中各步骤对应的器件截面图。

具体实施方式

参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。

在本申请各实施例的说明中，为描述方便，将平行于硅基衬底的主表面的方向称为“横向”，将垂直于硅基衬底的主表面的方向称为“纵向”。

实施例1

本申请实施例提供一种硅基锗锡(gesn)高电子迁移率晶体管。

图1是本实施例的硅基锗锡(gesn)高电子迁移率晶体管的一个示意图，如图1所示，该硅基锗锡高电子迁移率晶体管1包括：硅基衬底11；位于硅基衬底11上的缓冲层12；位于缓冲层上的沟道层13，沟道层13为锗锡(gesn)材料制备；位于沟道层13上的间隔层14，势垒层15和盖层16，其中，间隔层14，势垒层15和盖层16为iii-v族半导体材料。

在本实施例中，势垒层15与栅电极17连接，盖层16与源电极18和漏电极19连接。

在本实施例中，间隔层14与沟道层13形成iii-v/gesn异质结，并在该iii-v/gesn异质结中形成导带带阶，从而产生二维电子气，通过栅电极17下的肖特基势垒来控制iii-v/gesn异质结中的二维电子气浓度，从而实现电流的控制。由于gesn材料具有高的电子迁移率，且二维电子气与处在iii-v层中的杂质中心在空间上是分离的，且不受电离杂质散射的影响，所以可以实现高的迁移率。

根据本实施例，在硅基衬底上形成由锗锡(gesn)材料制备高电子迁移率晶体管，由此，能够提高晶体管的高速性能，并且，gesn容易与si基集成电路制造技术集成。而在现有技术中，还没有关于gesn高电子迁移率晶体管的技术方案，更没有硅基gesn高电子迁移率晶体管的相关报道。

在本实施例中，硅基衬底11的材料为硅(si)或绝缘体上的硅(soi)。该硅基衬底11的表面的例如为(111)晶面。

在本实施例中，缓冲层12的材料为锗(ge)或者锗硅(sige)。该缓冲层12能够缓冲硅基衬底11的表面的晶格与沟道层13的晶格之间的不匹配，从而提高沟道层13的质量。

在本实施例中，沟道层13的锗锡(gesn)材料可以表示为ge(1-x)snx，其中，0.06<x<0.3。

锗锡(gesn)的能带结构随sn组分而被调整，当sn组分大于6％时，gesn将实现间接带隙材料到直接带隙材料的转变，并且，当gesn变为直接带隙材料时，其电子迁移率远大于si和ge材料。

因此，在本实施例中，将沟道层13的锗锡(gesn)材料中sn的组分控制在6％到30％，能够使沟道层13的锗锡(gesn)材料成为直接带隙材料，从而提高沟道层中的电子迁移率。

在本实施例中，间隔层14，势垒层15和盖层16的iii-v材料可以是与沟道层13的锗锡(gesn)材料的晶格匹配或近似匹配的材料，其中，通过调整iii-v材料中各元素的组分，可以使得iii-v族材料晶格常数与gesn材料晶格匹配的或近似匹配。该iii-v材料例如可以是铟铝磷(inalp)，铟铝砷(inalas)，铟镓磷(ingap)或者铟镓砷(ingaas)。此外，也可以是其他的iii-v组材料。

在本实施例中，间隔层14未掺杂，从而避免二维电子气的运动受到杂质的散射的影响。

在本实施例中，势垒层15和盖层16均掺杂，从而便于和栅电极、源电极、漏电极形成接触。此外，在本实施例中，盖层16的掺杂浓度可以高于势垒层15的掺杂浓度。

根据本实施例，在硅基衬底上形成由锗锡(gesn)材料制备高电子迁移率晶体管，由此，能够提高晶体管的高速性能，并且，作为四族材料的gesn容易与si基集成电路制造技术集成。

实施例2

实施例2提供一种硅基锗锡高电子迁移率晶体管的制造方法，用于制造实施例1所述的硅基锗锡高电子迁移率晶体管。

图2是本实施例的硅基锗锡高电子迁移率晶体管的制造方法的一个示意图，如图2所示，在本实施例中，该制造方法可以包括：

步骤201、在硅基衬底上形成缓冲层；

步骤202、在所述缓冲层上形成沟道层，所述沟道层为锗锡(gesn)材料；以及

步骤203、在所述沟道层上形成间隔层，势垒层和盖层，所述间隔层，势垒层和盖层为iii-v族半导体材料，其中，所述间隔层与沟道层的界面形成有二维电子气，

步骤204、刻蚀所述盖层，以露出所述势垒层；

步骤205、在露出的所述势垒层上形成栅电极；

步骤206、在所述栅电极两侧的所述盖层上分别形成源电极和漏电极。

在本实施例中，该硅基衬底的材料为硅或绝缘体上的硅，该缓冲层材料为锗或者锗硅(sige)。

在本实施例中，沟道层的材料为ge(1-x)snx，其中，0.06<x<0.3。

在本实施例中，间隔层，势垒层和盖层的材料为铟铝磷(inalp)，铟铝砷(inalas)，铟镓磷(ingap)或者铟镓砷(ingaas)。其中，该间隔层未掺杂，该势垒层和该盖层均掺杂，并且，该盖层的掺杂浓度高于该势垒层的掺杂浓度。

下面，结合一个具体的实例来说明本申请的硅基锗锡高电子迁移率晶体管的制造方法。

图3是该实例中各步骤对应的器件截面图，如图3所示，在该实例中，硅基锗锡(gesn)高电子迁移率晶体管的制造方法包括如下步骤：

步骤1：如图3(a)所示，在清洗后的si衬底11表面，采用低温和高温两步化学气相沉积方法，依次外延生长ge缓冲层12和gesn沟道层13，其中，ge缓冲层12厚度>500nm，gesn沟道层13中sn组分为10％，gesn沟道层13厚度>300nm，其中，gesn沟道层13不掺杂。

步骤2：如图3(b)所示，外延生长本征in1-yalyas间隔层14，y＝0.72，厚度～2nm；外延生长n型in1-yalyas势垒层15，y＝0.72，厚度约30nm，掺杂浓度1*10¹⁸cm^-3；外延生长重掺杂n型in1-yalyas盖层16，y＝0.72，厚度约50nm，掺杂浓度1*10¹⁹cm^-3。

步骤3：如图3(c)所示，利用光刻及反应离子刻蚀技术在盖层16中定义源漏区域16a；在源漏区域16a之间露出的势垒层15中，通过光刻及刻蚀定义栅极区域；淀积栅电极材料，并通过光刻刻蚀制备栅极电极17。

步骤4：如图3(d)所示，淀积源漏极电极材料，并通过光刻刻蚀制备源漏极电极18、19，完成器件制备。

根据本实施例，在硅基衬底上形成由锗锡(gesn)材料制备高电子迁移率晶体管，由此，能够提高晶体管的高速性能，并且，作为四族材料的gesn容易与si基集成电路制造技术集成。

以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。