柔性显示屏的制造方法与流程

本公开涉及半导体技术领域，尤其涉及一种柔性显示屏的制造方法。

背景技术：

柔性屏幕，亦称oled，具有低功耗、可弯曲的特性。随着可穿戴设备的发展，柔性屏幕凭借其体积轻薄、功耗低、柔韧性好，耐用程度高、意外损伤低等优点，逐渐进入大众视野。随着科技的不断发展，对柔性屏幕厚度、柔性等需求的不断提高，但相关技术中所生产的柔性屏幕的厚度和柔性难以满足现有使用需求。因此，如何提供一种厚度和柔性能够满足使用需求的柔性显示屏是亟待解决的问题。

技术实现要素：

有鉴于此，本公开提出了一种柔性显示屏的制造方法。

根据本公开的一方面，提供了一种柔性显示屏的制造方法，所述方法包括：

在半导体衬底的一面依次生成n型半导体层、量子阱层和p型半导体层，所述n型半导体层、所述量子阱层和所述p型半导体层构成功能层；

对所述功能层进行刻蚀，形成p型电极区域和n型电极区域；

对所述p型电极区域的对应位置生成p型透明电极，在所述n型电极区域的对应位置生成n型金属电极，形成多个发光器件；

将所述多个发光器件刻蚀分离为多个独立发光器件；

对所述多个独立发光器件进行互联；

将互联后的多个独立发光器件转印至柔性衬底；

去除所述半导体衬底，形成所述柔性显示屏。

对于上述方法，在一种可能的实现方式中，对所述功能层进行刻蚀，形成p型电极区域和n型电极区域，包括：

在所述功能层上生成第一掩膜保护层；

将第一掩膜版图形转移到所述第一掩膜保护层上，暴露出待刻蚀的第一区域；

对所述第一区域进行刻蚀，去除所述第一区域的功能层中的p型半导体层，量子阱层和第一厚度的n型半导体层，形成n型电极区域；

去除所述第一掩膜保护层，

其中，所述功能层上除所述n型电极区域之外的区域为p型电极区域，所述第一厚度为0.3μm～1.2μm。

对于上述方法，在一种可能的实现方式中，在所述p型电极区域的对应位置生成p型透明电极，在所述n型电极区域的对应位置生成n型金属电极，形成多个发光器件，包括：

以第二掩膜版为掩膜，在所述p型电极区域上制备p型透明电极图形；

采用物理气相沉积的方式，在所述p型透明电极图形上生成p型透明电极；

以第三掩膜版为掩膜，在所述n型电极区域上制备n型金属电极图形；

在所述n型金属电极图形上生成n型金属电极，形成多个发光器件。

对于上述方法，在一种可能的实现方式中，采用物理气象沉积的方式，在所述p型透明电极图形上生成p型透明电极之后，还包括：

在氧气环境下，对生成的p型透明电极进行退火处理，其中，退火温度为450℃～650℃，退火时间为3min～5min。

对于上述方法，在一种可能的实现方式中，对所述多个独立发光器件进行互联，包括：

将相邻的两个独立发光器件的n型金属电极通过互联导线连接；

在所述多个独立发光器件上生成钝化层；

对所述钝化层上与所述p型透明电极相对应的位置进行刻蚀，形成电极窗口；

将相邻的两个独立发光器件上所述电极窗口中暴露的p型透明电极通过互连导线连接。

对于上述方法，有一种可能的实现方式中，所述钝化层的材料为氮化硅，所述钝化层的厚度为0.3μm～0.5μm。

对于上述方法，在一种可能的实现方式中，在将互联后的多个独立发光器件转印至柔性衬底之前，所述方法还包括：

对所述半导体衬底的另一面进行减薄处理。

对于上述方法，在一种可能的实现方式中，所述n型半导体层为n型掺杂的氮化镓层，所述p型半导体层为p型掺杂的氮化镓层。

对于上述方法，在一种可能的实现方式中，所述p型透明电极的材料包括氧化铟锡、掺铝氧化锌、掺铟氧化锌、掺氟氧化锡和掺铝锌氧化锡中的任一种，所述n型金属电极的材料包括镍、金、钛和铬中的任意两种。

对于上述方法，在一种可能的实现方式中，所述半导体衬底为硅基半导体衬底。

本公开实施例所提供的柔性显示屏的制造方法，所制造的柔性显示屏的厚度薄、柔性高、化学性能稳定、机械性强、分辨率高、出光效率高、适用范围广，能够满足用户的使用需求。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出根据本公开一实施例的柔性显示屏的制作方法的流程图；

图2示出根据本公开一实施例的柔性显示屏的制作方法中步骤s102的流程图；

图3示出根据本公开一实施例的柔性显示屏的制作方法中步骤s103的流程图；

图4示出根据本公开一实施例的柔性显示屏的制作方法中步骤s103的流程图；

图5示出根据本公开一实施例的柔性显示屏的制作方法中步骤s105的流程图；

图6示出根据本公开一实施例的柔性显示屏的制作方法的流程图；

图7a-图7o示出根据本公开一实施例的柔性显示屏的制造方法的应用场景的示意图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

图1示出根据本公开一实施例的柔性显示屏的制作方法的流程图。如图1所示，该方法可以包括步骤s101至步骤s107。

在步骤s101中，在半导体衬底的一面依次生成n型半导体层、量子阱层和p型半导体层，n型半导体层、量子阱层和p型半导体层构成功能层。

在本实施例中，半导体衬底可以是硅等材料制成的衬底，本公开对此不作限制。可以采用气相沉积技术等方式在半导体衬底的一面依次生成n型半导体层、量子阱层和p型半导体层。量子阱层可以是多量子阱，由多个量子阱组合在一起构成。本领域技术人员可以根据实际需要对生成功能层的方式进行设置，本公开对此不作限制。

在本实施例中，半导体衬底的厚度可以为0.1mm～1.5mm，n型半导体层的厚度可以为1000nm～10000nm，量子阱层的厚度可以为50nm～200nm，p型半导体层的厚度可以为50nm～200nm，以保证不同生成的多个发光器件的功能特性。本领域技术人员可以根据实际需要对半导体衬底、n型半导体层、量子阱层和p型半导体层的厚度进行设置，本公开对此不作限制。

在一种可能的实现方式中，n型半导体层为n型掺杂的氮化镓层，p型半导体层为p型掺杂的氮化镓层。

在该实现方式中，n型半导体层和p型半导体层的材料还可以是掺杂后的碳化硅(sic)、砷化镓(gaas)、氧化锌(zno)、金刚石、氮化铝(aln)等半导体材料。所需的半导体材料的禁带宽度大、击穿电场强度高、饱和电子漂移速度大、热导率高及抗辐照性能强、热导率和介电常数大，化学特性稳定。本领域技术人员可以根据实际需要对n型半导体层和p型半导体层的材料进行设置，本公开对此不作限制。

在一种可能的实现方式中，半导体衬底可以为硅基半导体衬底。以满足功能层的生成需求。

在步骤s102中，对功能层进行刻蚀，形成p型电极区域和n型电极区域。

在本实施例中，可以根据柔性显示屏的尺寸及功能需求等对p型电极区域和n型电极区域的形状、尺寸和位置进行设置，本公开对此不作限制。

图2示出根据本公开一实施例的柔性显示屏的制作方法中步骤s102的流程图。在一种可能的实现方式中，如图2所示，步骤s102可以包括步骤s1021至步骤s1024。

在步骤s1021中，在功能层上生成第一掩膜保护层。

在该实现方式中，第一掩膜保护层的材料可以是二氧化硅、氮化硅等材料。可以采用气相沉积法生长第一掩膜保护层。例如，采用pecvd(plasmaenhancedchemicalvapordeposition，指等离子体增强化学的气相沉积法)在功能层上生成第一掩膜保护层。第一掩膜保护层的厚度可以为0.8μm～1μm。本领域技术人员可以根据实际需要对第一掩膜保护层进行设置，本公开对此不作限制。

在步骤s1022中，将第一掩膜版图形转移到第一掩膜保护层上，暴露出待刻蚀的第一区域。

在该实现方式中，可以根据p型电极区域和n型电极区域的形状、尺寸和位置等对第一掩膜版进行设置。可以采用光刻等技术将第一掩膜版的图形转移到第一掩膜保护层上。

举例来说，可以通过匀胶机在第一掩膜保护层上旋涂光刻胶，以预制的第一掩膜版为掩膜，通过汞弧灯等辐射源对光刻胶进行曝光，将第一掩膜版图形转移到光刻胶上，形成光刻胶图形。然后，在形成的光刻胶图形的保护下，采用反应离子刻蚀(reactiveionetching，简称rie)等干法刻蚀或湿法刻蚀工艺刻蚀第一层掩膜保护层，使光刻胶图形转移到第一掩膜保护层上，以暴露出待刻蚀的第一区域。其中，光刻胶的厚度可以为0.5μm～1.5μm。可以通过对匀胶机的转速和旋转时间进行设置，以使生成的光刻胶的厚度满足后续工艺需求。例如，可以先控制匀胶机以600转/秒的速度旋转6s，之后再控制匀胶机以4000转/秒的速度旋转30s，以在第一掩膜保护层上均匀旋涂厚度约为1μm左右的光刻胶。本领域技术人员可以根据实际需要对将第一掩膜版图形转移到第一掩膜保护层上的方式进行设置，本公开对此不作限制。

在步骤s1023中，对第一区域进行刻蚀，去除第一区域的功能层中的p型半导体层、量子阱层和第一厚度的n型半导体层，形成n型电极区域。其中，功能层上除n型区域之外的区域为p型电极区域。第一厚度为0.3μm～1.2μm。

在该实现方式中，可以根据柔性显示屏的厚度、柔性的需求、n型半导体层的厚度等对第一厚度进行设置，本公开对此不作限制。可以采用例如感应耦合等离子体刻蚀(inductivelycoupledplasma，简称icp)等干法刻蚀技术对第一区域进行刻蚀，暴露出功能层中的n型半导体层，形成n型电极区域。

在步骤1024中，去除第一掩膜保护层。

在该实现方式中，可以采用缓冲氢氟酸刻蚀、干法刻蚀等方法完全去除剩余的第一掩膜保护层，本公开对此不作限制。

在步骤s103中，在p型电极区域的对应位置生成p型透明电极，在n型电极区域的对应位置生成n型金属电极，形成多个发光器件。

在一种可能的实现方式中，p型透明电极的材料包括氧化铟锡、掺铝氧化锌、掺铟氧化锌、掺氟氧化锡和掺铝锌氧化锡中的任一种，n型金属电极的材料包括镍、金、钛和铬中的任意两种。

在该实现方式中，p型透明电极的材料还可以是其他具备电学传导和光学透明功能的材料。n型金属电极的材料还可以包括铜等金属材料，n型金属电极的材料可以是例如金和钛等，本公开对此不作限制。

图3示出根据本公开一实施例的柔性显示屏的制作方法中步骤s103的流程图。在一种可能的实现方式中，如图3所示，步骤s103可以包括步骤s1031至步骤s1034。

在步骤s1031中，以第二掩膜版为掩膜，在p型电极区域上制备p型透明电极图形。

在该实现方式中，可以预先根据p型透明电极图形的尺寸、位置对第二掩膜版进行设置，制备出所需的第二掩膜版。以第二掩膜版为掩膜，采用光刻等方式在p型电极区域上生成p型透明电极图形。例如，可以在p型电极区域和n型电极区域上生成掩膜保护层，在其上旋涂光刻胶。将第二掩膜版的图形转移到光刻胶上，再将形成的光刻胶图形转移到掩膜保护层上，以在p型电极区域上形成p型透明电极图形。

在该实现方式中，还可以对p型透明电极图形进行表面处理，去除其上的氧化物等杂质。例如，可以在常温下采用稀盐酸对p型透明电极图形进行1min～3min的表面处理。本领域技术人员可以根据实际需要对表面处理的方式进行设置，本公开对此不作限制。

在步骤s1032中，采用物理气相沉积的方式，在p型透明电极图形上生成p型透明电极。

在该实现方式中，物理气相沉积方式可以包括电子束蒸镀(electronbeamevaporation)、真空蒸镀、溅射镀膜、电弧等离子体镀、离子镀膜机分子束外延等。本领域技术人员可以根据实际需要对所采用的物理气相沉积方式进行设置，本公开对此不作限制。

在步骤s1033中，以第三掩膜版为掩膜，在n型电极区域上制备n型金属电极图形。

在该实现方式中，可以预先根据n型金属电极图形对第三掩膜版进行设置，制备所需的第三掩膜版。以第三掩膜版为掩膜，在n型电极区域制备n型金属电极图形的过程可以参考步骤s1031的相关描述。

在步骤s1034中，在n型金属电极图形上生成n型金属电极，形成多个发光器件。

在该实现方式中，可以采用物理气相沉积等方式在n型金属电极图形上生成n型金属电极，本公开对此不作限制。

图4示出根据本公开一实施例的柔性显示屏的制作方法中步骤s103的流程图。在一种可能的实现方式中，如图4所示，在步骤s1032之后，还可以包括步骤s1035。

在步骤s1035中，在氧气环境下，对生成的p型透明电极进行退火处理。其中，退火温度为450℃～650℃，退火时间为3min～5min。

在该实现方式中，对生成的p型透明电极进行退火处理，可以提高p型透明电极的透射率。本领域技术人员可以根据实际需要对退火处理的温度和时间进行设置，本公开对此不作限制。

在步骤s104中，将多个发光器件刻蚀分离为多个独立发光器件。

在本实施例中，可以以预先制备的第四掩膜版为掩膜，暴露出多个发光器件上待刻蚀的第二区域，并采用感应耦合等离子体刻蚀(inductivelycoupledplasma，简称icp)等干法刻蚀方法对暴露出的多个发光器件上的第二区域进行刻蚀，将连接在一起的多个发光器件刻蚀分离多个独立发光器件。将多个发光器件刻蚀分离为多个独立发光器件之后，使得独立发光器件之间存在间隙，所存在的间隙可以提高柔性显示屏的柔性，间隙越大，柔性越高。本领域技术人员可以根据实际需要对独立发光器件之间的间隙进行设置，本公开对此不作限制。

举例来说，可以在多个发光器件上生成第二掩膜保护层，之后在第二掩膜保护层上旋涂光刻胶。然后，将第四掩膜版的图形转移到光刻胶上，形成对应的光刻胶图形。将对应的光刻胶图形转移到第二掩膜保护层上，暴露出多个发光器件上待刻蚀的第二区域。在第二掩膜保护层的保护下，对暴露出的多个发光器件上的第二区域中的n型半导体层进行刻蚀，将多个发光器件刻蚀分离为多个独立发光器件。

在步骤s105中，对多个独立发光器件进行互联。

在本实施例中，可以根据发光器件的电性连接需要等对多个独立发光器件所需进行的互联进行设置。可以通过金、钛等金属引线实现多个独立发光器件之间的互联，本公开对此不作限制。

图5示出根据本公开一实施例的柔性显示屏的制作方法中步骤s105的流程图。在一种可能的实现方式中，如图5所示，在步骤s105可以包括步骤s1051至步骤s1054。

在步骤s1051中，将相邻的两个独立发光器件的n型金属电极通过互联导线连接。

在该实现方式中，可以以第五掩膜版为掩膜，在多个独立发光器件上形成n型金属电极互联图形，暴露出生成互联导线的n型金属电极互联区域(其具体过程可以参考步骤s1022的相关描述)。然后，在n型金属电极互联图形的保护下，在n型金属电极互联区域上采用电子束蒸镀等物理气相方式在n型金属电极互联图形上生成互联导线，以实现相邻的两个独立发光器件的n型金属电极之间的互联。可以预先根据n型金属电极互联区域的形状、尺寸等对第五掩膜版进行设置，本公开对此不作限制。

在步骤s1052中，在多个独立发光器件上生成钝化层。

在一种可能的实现方式中，钝化层的材料为氮化硅，钝化层的厚度为0.3μm～0.5μm。

在该实现方式中，钝化层的材料还可以是二氧化硅、氮化硅等。可以采用气相沉积法等方式生成钝化层。例如，可以采用pecvd方式在独立发光器件上生长钝化层，防止独立发光器件之间发生短路、漏电等情况。本领域技术人员可以根据实际需要对钝化层的厚度和所使用的材料进行设置，本公开对此不作限制。

在步骤s1053中，对钝化层上与p型透明电极相对应的位置进行刻蚀，形成电极窗口。

在该实现方式中，可以以预制的第六掩膜版为掩膜，在钝化层上形成电极窗口图形。然后，在电极窗口图形的保护下，采用反应离子刻蚀等干法刻蚀方式或湿法刻蚀方式刻蚀钝化层形成电极窗口。可以预先根据所需的电极窗口的形状、尺寸等对第六掩膜版进行设置，本公开对此不作限制。

在步骤s1054中，将相邻的两个独立发光器件上电极窗口中暴露的p型透明电极通过互联导线连接。

在该实现方式中，可以以第七掩膜版为掩膜，在多个独立发光器件上形成p型透明电极互联图形，暴露出生成互联导线的p型透明电极互联区域(其具体过程可以参考步骤s1022的相关描述)。然后，在p型透明电极互联图形的保护下，在p型透明电极互联区域上采用电子束蒸镀等物理气相方式在p型透明电极互联图形上生成互联导线，以实现相邻的两个独立发光器件的p型透明电极之间的互联。可以预先根据p型透明电极互联区域的形状、尺寸等对第七掩膜版进行设置，本公开对此不作限制。

在步骤s106中，将互联后的多个独立发光器件转印至柔性衬底。

在本实施例中，柔性衬底的材料可以是聚二甲基硅氧烷(polydimethylsiloxane，简称pdms)等柔性材料，柔性衬底的弹性模量可以为1.2mpa～1.5mpa，本公开对此不作限制。本领域技术人员可以根据实际需要对柔性衬底的弹性模量和材料进行设置，本公开对此不作限制。

在步骤s107中，去除半导体衬底，形成柔性显示屏。

在本实施例中，可以采用icp等干法刻蚀方式去除硅基半导体衬底。本领域技术人员可以根据实际需要对去除半导体衬底的方式进行设置，本公开对此不作限制。去除半导体衬底，可以降低柔性显示屏的厚度，提供柔性显示屏的柔性。

本公开实施例所提供的柔性显示屏的制造方法，所制造的柔性显示屏中的多个独立发光器件的集成密度高，柔性显示屏的厚度薄、柔性高、化学性能稳定、机械性强、分辨率高、出光效率高、适用范围广，能够满足用户的使用需求。

图6示出根据本公开一实施例的柔性显示屏的制作方法的流程图。如图6所示，该方法还可以包括步骤s108。

在步骤s108中，对半导体衬底的另一面进行减薄处理。

在本实施例中，可以采用机械研磨的方式对半导体衬底的另一面进行减薄。例如，采用金刚石机械减薄半导体衬底，可以将半导体衬底减薄至80μm～150μm。本领域技术人员可以根据实际需要对减薄方式和半导体衬底所需减薄的厚度进行设置，本公开对此不作限制。

应用示例

以下结合“制作某柔性显示屏”作为一个示例行应用场景，给出根据本公开实施例的应用示例，以便于理解柔性显示屏的制造方法的流程。本领域技术人员应理解，以下应用示例仅仅是出于理解本公开实施例的目的，不应视为对本公开实施例的限制。

图7a-图7o示出根据本公开一实施例的柔性显示屏的制造方法的应用场景的示意图。制造柔性显示屏的过程如下：

第一步，如图7a所示，在硅衬底11上依次生成n型氮化镓层12、量子阱层13和p型氮化镓层14。其中，n型氮化镓层12、量子阱层13和p型氮化镓层14构成功能层。

第二步，如图7b所示，在功能层中的p型氮化镓层14上生成第一掩膜保护层151。第一掩膜保护层151可以是氮化硅层。可以采用pecvd方式生成第一掩膜保护层151，第一掩膜保护层151的厚度可以是0.8μm～1μm。

第三步，如图7c所示，采用匀胶机在第一掩膜保护层151上旋涂光刻胶16。可以先控制匀胶机以600转/秒的速度旋转6s，之后再控制匀胶机以4000转/秒的速度旋转30s，以在第一掩膜保护层151上均匀旋涂厚度约为1μm左右的光刻胶16。

第四步，如图7d所示，将第一掩膜版的图形转移到光刻胶16上，形成光刻胶图形161。

第五步，如图7e所示，将光刻胶图形161转移到第一掩膜保护层151上，暴露出待刻蚀的第一区域141。

第六步，如图7f所示，采用icp技术对第一区域141进行刻蚀，去除第一区域141的功能层中的p型半导体层14、量子阱层13和第一厚度的n型半导体层12，形成n型电极区域141’。其中，功能层上除n型区域141’之外的区域为p型区域。第一厚度为0.3μm～1.2μm。

第七步，如图7g所示，采用缓冲氢氟酸完全去除第一掩膜保护层151。

第八步，如图7h所示，在p型电极区域142’的对应位置生成p型透明电极17，在n型电极区域141’的对应位置生成n型金属电极18，形成多个发光器件200。其中，第八步可以包括步骤a1至步骤a6。

步骤a1，以预先制备的第二掩膜版为掩膜，在p型电极区域142’上光刻制备p型透明电极图形。然后，在常温下，采用稀盐酸对p型透明电极图形进行1min～3min的表面处理。

步骤a2，采用电子束蒸镀方式在p型透明电极图形上，生成p型透明电极17。p型透明电极17的材料为氧化铟锡。

步骤a3，在氧气环境下，对生成的p型透明电极17进行退火处理。其中，退火温度为450℃～650℃，退火时间为3min～5min。

步骤a4，以第三掩膜版为掩膜，在n型电极区域141’上光刻制备n型金属电极图形。

步骤a5，在n型金属电极图形上，生成n型金属电极18，形成多个发光器件200。

第九步，如图7i所示，采用pecvd技术在多个发光器件200上，生成厚度为0.8μm～1.0μm的第二掩膜保护层152，第二掩膜保护层152可以是氮化硅层。将第四掩膜版的图形转移到第二掩膜保护层152上，之后在第二掩膜保护层152上旋涂光刻胶。然后，将第四掩膜版的图形转移到光刻胶上，形成对应的光刻胶图形。将对应的光刻胶图形转移到第二掩膜保护层152上，暴露出多个发光器件上待刻蚀的第二区域1521。

第十步，如图7j所示，在第二掩膜保护层152的保护下，对暴露出的多个发光器件上的第二区域1521中的n型氮化镓层进行刻蚀，将多个发光器件200刻蚀分离为多个独立发光器件200’，分离获得的多个独立发光器件200’之间存在间隙1521’。

第十一步，如图7k所示，以第五掩膜版为掩膜，在多个独立发光器件200’上形成n型金属电极互联图形，暴露出生成互联导线的n型金属电极互联区域。然后，在n型金属电极互联图形的保护下，在n型金属电极互联区域上采用电子束蒸镀等物理气相方式在n型金属电极互联图形上生成互联导线181，以实现相邻的两个独立发光器件200’的n型金属电极18之间的互联。

第十二步，如图7l所示，在多个独立发光器件200’上生成钝化层153。钝化层153的厚度可以为0.3μm～0.5μm。

第十三步，如图7m所示，以预制的第六掩膜版为掩膜，在钝化层153上形成电极窗口图形。然后，在电极窗口图形的保护下，采用反应离子刻蚀等干法刻蚀方式或湿法刻蚀方式刻蚀钝化层形成电极窗口171。以第七掩膜版为掩膜，在多个独立发光器件上200’形成p型透明电极互联图形，暴露出生成互联导线的p型透明电极互联区域然后，在p型透明电极互联图形的保护下，在p型透明电极互联区域上采用电子束蒸镀等物理气相方式在p型透明电极互联图形上生成互联导线172，以实现相邻的两个独立发光器件200’的p型透明电极17之间的互联。

第十四步，如图7n所示，采用机械研磨的方式将硅衬底11减薄至80μm～150μm。然后，将其转印至柔性衬底19上，转印之后采用icp刻蚀去除剩余的80μm～150μm的硅衬底，形成如图7o所示柔性显示屏300。

这样，所制造的柔性显示屏300中的多个独立发光器件200’的集成密度高，柔性显示屏300的厚度薄、柔性高、化学性能稳定、机械性强、分辨率高、出光效率高，适用范围广，能够满足用户的使用需求。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。