制造可变电阻存储器件的方法与流程

于2017年11月13日在韩国知识产权局(kipo)提交的名称为“methodofmanufacturingavariableresistancememorydevice”的第10-2017-0150760号韩国专利申请的整体通过引用被并入本文中。

实施例涉及一种制造半导体器件的方法。

背景技术：

可以实现可变电阻器件以形成存储器件。可变电阻器件的各个方面可能对在制造可变电阻器件期间的氧化敏感。

技术实现要素：

实施例涉及一种制造可变电阻存储器件的方法。在该方法中，可以在衬底上形成磁隧道结结构层。可以在蚀刻室中蚀刻所述磁隧道结结构层以形成磁隧道结结构。可以通过传送室将其上具有所述磁隧道结结构的所述衬底传送到沉积室。可以在所述沉积室中形成覆盖所述磁隧道结结构的侧壁的保护层。所述蚀刻室、所述传送室和所述沉积室可以保持在等于或大于约10^-8托的高真空状态。

实施例还涉及一种制造可变电阻存储器件的方法。在该方法中，可以在衬底上形成包括可变电阻层的存储单元层。可以在蚀刻室中蚀刻所述存储单元层以形成包括可变电阻图案的存储单元。可以通过传送室将其上具有所述存储单元的所述衬底传送到沉积室。可以在所述沉积室中形成至少覆盖所述可变电阻图案的侧壁的保护层。所述蚀刻室、所述传送室和所述沉积室可以在等于或大于约10^-8托的高真空状态。

实施例还涉及一种制造可变电阻存储器件的方法。可以在衬底上顺序地形成下电极层、磁隧道结结构层和上电极层。可以在等于或大于约10^-8托的高真空状态下执行蚀刻工艺，以蚀刻所述上电极层、所述磁隧道结结构层和所述下电极层，以分别形成上电极、磁隧道结结构和下电极。可以在等于或大于约10^-8托的高真空状态下执行沉积工艺，以形成覆盖所述上电极、所述磁隧道结结构和所述下电极的侧壁的保护层。所述蚀刻工艺和所述沉积工艺可以在同一工艺设备中原地执行。在所述蚀刻工艺和所述沉积工艺之间，可以使其上具有所述上电极、所述磁隧道结结构和所述下电极的所述衬底保持在等于或大于约10^-8托的高真空状态。

附图说明

通过参考附图详细描述示例实施例，各个特征将会变得对于本领域技术人员来说显而易见，在附图中：

图1例示了根据示例实施例的用于原地执行蚀刻工艺和沉积工艺的工艺设备；

图2例示了根据示例实施例的原地执行蚀刻工艺和沉积工艺的方法的流程图；

图3至图5例示了根据示例实施例的制造磁随机存取存储器(mram)器件的方法的各个阶段的截面图；

图6至图30例示了根据示例实施例的制造mram器件的方法的各个阶段的平面图或截面图；以及

图31至图45例示了根据示例实施例的制造可变电阻存储器件的方法的各个阶段的平面图或截面图。

具体实施方式

现在将在下文中参考附图更全面地描述示例实施例；然而，它们可以以不同的形式体现，并且不应该被解释为限于本文中阐述的实施例。相反，提供这些实施例以使本公开充分和完整，并且向本领域技术人员全面传达示例实现方式。在附图中，为了图示清楚，可能放大层和区域的尺寸。同样的附图标记始终表示同样的元件。

图1示出了根据示例实施例的用于原地执行蚀刻工艺和沉积工艺的工艺设备。

参照图1，该工艺设备可以包括装载端口10、端口选择模块20、装载锁定室30、传送室40和工艺室50。

装载端口10可以包括衬底接收构件。衬底接收构件可以包括例如晶片盒或前开式晶片传送盒(foup)。在示例实施例中，装载端口10可以包括用于容纳待处理的衬底的第一端口12和用于容纳已经处理过的衬底的第二端口14。

端口选择模块20可以从装载端口10拉出待处理的衬底，并且可以从装载锁定室30接收已经处理过的衬底。例如，端口选择模块20可以从第一端口12拉出待处理的衬底以将其传送到装载锁定室30，或者可以从装载锁定室30接收已经处理过的衬底以将其传送到第二端口14。

端口选择模块20可以包括壳体22和在该壳体中的传送构件28。壳体22可以设置在装载端口10和装载锁定室30之间，并且传送构件28可以包括在壳体22中沿某一方向延伸的导轨24以及装载到导轨24上的机器人手臂26，机器人手臂26可以直线移动以与第一端口12或第二端口14对齐。

机器人手臂26可以旋转，因此，例如从第一端口12拉出的衬底可以通过机械人手臂26旋转180度而被传送到装载锁定室30，并且从装载锁定室30拉出的衬底可以通过机器人手臂26旋转180度而被传送到第二端口14。

装载锁定室30可以设置在端口选择模块20和传送室40之间，并且可以用作用于传送衬底的接口。装载锁定室30可以包括：第一装载锁定室32，用于将待处理的衬底从端口选择模块20供应到传送室40；以及第二装载锁定室34，用于将已经处理过的衬底从传送室40排出到端口选择模块20。

工艺室50可以包括用于对衬底上的层进行蚀刻的蚀刻室52和用于在衬底上沉积层的沉积室54。

传送室40可以在装载锁定室30和工艺室50之间以及在蚀刻室52和沉积室54之间传送衬底。传送室40可以包括壳体和在该壳体中的衬底传送构件。因此，传送室40可以将待处理的衬底从装载锁定室30传送到工艺室50，可以将已经处理过的衬底从工艺室50传送到装载锁定室30，并且可以在蚀刻室52和沉积室54之间交换衬底。

在本示例实施例中，可以使传送室40、蚀刻室52和沉积室54中的每一个保持在至少约10^-8托(torr)的高真空状态。因此，在用于对衬底上的层进行蚀刻的蚀刻工艺期间、在用于在衬底上沉积层的沉积工艺期间以及在蚀刻工艺和沉积工艺之间，衬底可以处于高真空状态。

图2是例示了根据示例实施例的原地执行蚀刻工艺和沉积工艺的方法的流程图。

参照图1和图2，在第一操作s1中，可以在保持在等于或大于约10^-8托的高真空状态的蚀刻室52中对衬底上的层执行蚀刻工艺，以便可以在衬底上形成结构。

在本示例实施例中，蚀刻工艺可以包括例如离子束蚀刻(ibe)工艺、反应离子蚀刻(rie)工艺等。

在第二操作s2中，可以通过传送室40将其上具有该结构的衬底从蚀刻室52传送到沉积室54。在本示例实施例中，传送室40和沉积室54中的每一个都可以保持在等于或大于约10^-8托的高真空状态，因此，即使在蚀刻工艺之后，也可以使衬底保持在等于或大于约10^-8托的高真空状态。

在第三操作s3中，可以在保持在等于或大于约10^-8托的高真空状态的沉积室54中对衬底执行沉积工艺，因此可以在衬底上形成保护层以覆盖该结构。

在本示例实施例中，沉积工艺可以包括例如化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)工艺等。

在示例实施例中，在图2所示的操作的任何方面期间，衬底可以暴露于不小于约10^-8托的真空状态。

如上所述，可以在保持在等于或大于约10^-8托的高真空状态的同一工艺设备中，原地执行用于蚀刻衬底上的层的蚀刻工艺和用于在衬底上形成覆盖结构的保护层的沉积工艺，因此，即使在蚀刻工艺和沉积工艺之间，也可以使衬底保持在等于或大于约10^-8托的高真空状态。因此，可以防止衬底上的结构的侧壁在形成覆盖该结构的保护层之前被氧化。

在示例实施例中，可以使传送室40、蚀刻室52和沉积室54全都保持在相同的高真空状态，因此，可以使衬底在整个蚀刻工艺、沉积工艺期间以及在蚀刻工艺和沉积工艺之间持续保持在相同的高真空状态。因此，可以有效地减少或防止衬底上的结构的侧壁氧化。

图3至图5是例示了根据示例实施例的制造mram器件的方法的截面图。该方法可以包括与参考图1和图2所例示的工艺基本相同或相似的工艺。

参照图3，在第一工艺设备的沉积室中，下电极层110、阻挡层120、粘附层130、晶种层140、磁隧道结(mtj)结构层180和上电极层190可以顺序地形成在衬底100上。mtj结构层180可以包括顺序堆叠的固定层150、隧道势垒层160和自由层170。

衬底100可以包括半导体材料(例如硅、锗、硅锗)或iii-v族半导体化合物(例如gap、gaas、gasb等)。在示例实施例中，衬底100可以是绝缘体上硅(soi)衬底或绝缘体上锗(goi)衬底。

可以在衬底100上形成各种类型的元件(例如，字线、晶体管、二极管、源极/漏极层、接触栓、通路、布线等)以及覆盖这些元件的绝缘隔层。

下电极层110可以包括金属氮化物，例如氮化钛、氮化钽、氮化钨等。阻挡层120可以包括金属硼化物(例如硼化钽、硼化钛等)、金属硼氮化物(例如硼氮化钽、硼氮化钛等)或金属化合物(例如钽碳氟硼酸盐(cfbta))。粘附层130可以包括金属，例如钽、钛等。晶种层140可以包括金属，例如钌、铼等。

固定层150可以包括铁磁材料，例如钴、铂、铁、镍等。在示例实施例中，固定层150可以包括钴和铂的合金(即copt)或者多层结构(包括交替堆叠的钴层和铂层)。隧道势垒层160可以包括例如氧化镁或氧化铝，并且自由层170可以包括铁磁材料，例如钴、铂、铁、镍等。

在本示例实施例中，在mtj结构层180中，可以改变固定层150和自由层170的位置，或者固定层150、隧道势垒层160和自由层170中的至少一个可以在多个层级形成。

上电极层190可以包括金属(例如钛、钽、钨等)和/或金属氮化物(例如氮化钛、氮化钽、氮化钨等)。

下电极层110、粘附层130、晶种层140、mtj结构层180和上电极层190中的每一个可以通过例如溅射工艺、pvd工艺、cvd工艺、ald工艺等形成。

参照图4，其上具有上述结构的衬底100可以被从第一工艺设备传送到第二工艺设备，并且可以在第二工艺设备中的蚀刻室中执行蚀刻工艺。

在本示例实施例中，第二工艺设备可以与图1的工艺设备基本相同，因此，蚀刻室的内部可以保持在等于或大于约10^-8托的高真空状态。

可以通过蚀刻工艺顺序地蚀刻上电极层190、mtj结构层180、晶种层140、粘附层130、阻挡层120和下电极层110，以形成存储单元，该存储单元包括顺序地堆叠在衬底100上的下电极115、阻挡图案125、粘附图案135、晶种图案145、mtj结构185和上电极195。mtj结构185可以包括顺序地堆叠的固定层图案155、隧道势垒层图案165和自由层图案175。

在本示例实施例中，蚀刻工艺可以包括物理蚀刻工艺(例如使用氩离子或氪离子的ibe工艺)或化学蚀刻工艺(例如rie工艺)。

参照图5，可以将其上具有存储单元的衬底100通过第二工艺设备中的传送室传送到第二工艺设备中的沉积室，并且可以执行沉积工艺以在衬底100上形成第一保护层200，以覆盖存储单元。例如，第一保护层200可以包括氮化硅、氮化铝或氧化铝。

在本示例实施例中，传送室和沉积室也可以保持在等于或大于约10^-8托的高真空状态。例如，可以在同一第二工艺设备中原地执行蚀刻工艺和沉积工艺，并且在蚀刻工艺期间、在沉积工艺期间以及在蚀刻工艺和沉积工艺之间，可以使其上具有存储单元的衬底100保持在等于或大于约10^-8托的高真空状态。

因此，在形成第一保护层200之前，包括mtj结构185的存储单元的侧壁不会被氧化，因此在存储单元的侧壁上不会形成氧化层。结果，mtj结构185可以具有改善的隧道磁阻(tmr)和保持性。

在示例实施例中，传送室、蚀刻室和沉积室可以保持在基本相同的高真空状态，因此，在蚀刻工艺期间、在沉积工艺期间以及在蚀刻工艺和沉积工艺之间，可以使衬底100保持在基本相同的高真空状态。因此，可以有效地减少或防止在存储单元的侧壁上形成氧化层。

例如，如果蚀刻工艺和沉积工艺中的每一个都在等于或大于约10^-8托的高真空状态下执行，而传送室保持在低真空状态(例如，小于约10^-3托)，那么，当其上具有存储单元的衬底100经过传送室时，由于氧和氢在传送室中更丰富，可能在存储单元的侧壁上形成氧化层。例如，当mtj结构185中的隧道势垒层图案165包括例如氧化镁时，可能在隧道势垒层图案165的侧壁上形成氢氧化镁(mg(oh)2)层，因此，mtj结构185的tmr和保持性可能恶化。然而，在本示例实施例中，传送室也可以保持在等于或大于约10^-8托的高真空状态，因此可以防止形成氧化层，使得tmr和保持性不会恶化。

图6至图30是例示了根据示例实施例的制造mram器件的方法中的各个阶段的平面图或截面图。图6、图10、图13和图18是平面图，图7-图9、图11-图12、图14-图17和图19-图30是截面图。图7-图9、图11和图19是沿相应平面图中的线a-a'截取的截面图，图12、图14、图16、图20、图22、图24、图26和图28-图29是沿相应平面图中的线b-b'截取的截面图，图15、图17、图21、图23、图25、图27和图30是沿相应平面图中的线c-c'截取的截面图。

根据本示例实施例，制造mram器件的方法可以包括与参考图3至图5所例示的工艺基本相同或相似的工艺，并且为清楚起见，可以避免对其各方面的重复描述。

参照图6和图7，可以部分地蚀刻衬底300的上部以形成第一凹部307。

当在衬底300上形成第一凹部307时，可以在衬底300上限定有源区305和场区。有源区305也可以被称为有源鳍。在本示例实施例中，有源鳍305可以沿第一方向延伸，并且多个有源鳍305可以形成为沿第二方向布置，第二方向与第一方向交叉。

参照图8，可以在衬底300的一部分上形成第一掩模310，并且可以使用第一掩模310作为蚀刻掩模来去除衬底300的一部分。

在本示例实施例中，可以去除有源鳍305的一部分和其下的衬底300的一部分，因此可以在衬底300上形成第二凹部315。

参照图9，在去除第一掩模310之后，可以在衬底300上形成隔离图案320以填充第一凹部307的一部分和第二凹部315。

可以通过以下方式来形成隔离图案320：在衬底300上形成隔离层以填充第一凹部307和第二凹部315，使隔离层平坦化直到有源鳍305的上表面可以暴露，并且去除隔离层的上部以暴露第一凹部307的上侧壁。当在衬底300上形成隔离图案320时，有源鳍305可以被分成侧壁被隔离图案320覆盖的下有源图案305b以及从隔离图案320的上表面突出的上有源图案305a。

参照图10至图12，可以在衬底300上形成伪栅极结构360。

在实施例中，可以通过以下方式来形成伪栅极结构360：在衬底300的有源鳍305和隔离图案320上顺序地形成伪栅极绝缘层、伪栅电极层和伪栅极掩模层，使伪栅极掩模层图案化以形成伪栅极掩模350，并使用伪栅极掩模350作为蚀刻掩模来顺序地蚀刻伪栅电极层和伪栅极绝缘层。

因此，伪栅极结构360可以包括顺序地堆叠在衬底300上的伪栅极绝缘图案330、伪栅电极340和伪栅极掩模350。在本示例实施例中，伪栅极结构360可以在第二方向上延伸，并且可以在第一方向上形成多个伪栅极结构360。

参照图13至图15，栅极间隔物370可以形成在伪栅极结构360的侧壁上。

可以通过例如在衬底300的有源鳍305和隔离图案320上形成间隔物层以覆盖伪栅极结构360，并且各向异性地蚀刻该间隔物层，来形成栅极间隔物370。可以在伪栅极结构360的侧壁上形成栅极间隔物370，并且可以在上有源图案305a的侧壁上形成鳍间隔物380。

参照图16和图17，可以蚀刻与栅极间隔物370邻近的有源鳍305的上部以形成第三凹部390。

在实施例中，可以例如通过使用伪栅极结构360和其侧壁上的栅极间隔物370作为蚀刻掩模的干蚀刻工艺，去除有源鳍305的上部以形成第三凹部390。当形成第三凹部390，可以大部分地去除与有源鳍305邻近的鳍间隔物380，而鳍间隔物380的下部可以保留。

可以在第三凹部390中形成源极/漏极层400。在本示例实施例中，可以通过例如使用由第三凹部390暴露的有源鳍305的上表面作为晶种的选择性外延生长(seg)工艺，形成源极/漏极层400。

在本示例实施例中，通过seg工艺，可以形成单晶硅锗层以用作源极/漏极层400。在seg工艺中也可以使用p型杂质源气体，以形成掺杂有p型杂质的单晶硅锗层作为源极/漏极层400。因此，源极/漏极层400可以用作正沟道金属氧化物半导体(pmos)晶体管的源极/漏极区。

源极/漏极层400不仅可以在垂直方向上生长而且可以在水平方向上生长以填充第三凹部390，并且可以接触栅极间隔物370的侧壁。在本示例实施例中，当设置在第二方向上的有源鳍305彼此靠近时，在各自有源鳍305上生长的源极/漏极层400可以彼此合并。

在示例实施例中，源极/漏极层400可以用作pmos晶体管的源极/漏极区。在示例实施例中，源极/漏极层400可以用作负沟道金属氧化物半导体(nmos)晶体管的源极/漏极区。因此，可以形成单晶碳化硅层或单晶硅层作为源极/漏极层400。在seg工艺中，也可以使用n型杂质源气体(例如磷化氢(ph3)气体)，以形成掺杂有n型杂质的单晶碳化硅层。

参照图18至图21，可以在衬底300上形成绝缘层410以覆盖伪栅极结构360、栅极间隔物370、源极/漏极层400和鳍间隔物380，并且可以使绝缘层410平坦化直到可以暴露伪栅极结构360的伪栅电极340的上表面。

在平坦化工艺期间，也可以去除伪栅极掩模350，并且可以去除栅极间隔物370的上部。合并的源极/漏极层400和隔离图案320之间的空间可以不被完全填充，因此可以形成气隙415。

可以去除暴露的伪栅电极340和其下的伪栅极绝缘图案330，以形成暴露栅极间隔物370的内侧壁和有源鳍305的上表面的第一开口，并且可以形成栅极结构460来填充第一个开口。

可以通过例如以下工艺来形成栅极结构460。可以对由第一开口暴露的有源鳍305的上表面执行热氧化工艺以形成界面图案420，可以在界面图案420、隔离图案320、栅极间隔物370和绝缘层410上顺序地形成栅极绝缘层和功函数控制层，并且栅电极层可以形成在功函数控制层上以充分填充第一开口的剩余部分。

界面图案420可以通过例如cvd工艺或ald工艺而不是热氧化工艺来形成，并且在这种情况下，界面图案420不仅可以形成在有源鳍305的上表面上，也可以形成在隔离图案320的上表面和栅极间隔物370的内壁上。

可以使栅电极层、功函数控制层和栅极绝缘层平坦化，直到暴露绝缘层410的上表面，以形成顺序地堆叠在界面图案420的上表面、隔离图案320的上表面和栅极间隔物370的内壁上的栅极绝缘图案430和功函数控制图案440，并在功函数控制图案440上形成填充第一开口的剩余部分的栅电极450。因此，栅电极450的底部和侧壁可以被功函数控制图案440覆盖。

顺序地堆叠的界面图案420、栅极绝缘图案430、功函数控制图案440和栅电极450可以形成栅极结构460，并且栅极结构460与源极/漏极层400一起可以根据源极/漏极层400的导电类型而形成pmos晶体管或nmos晶体管。

参照图22和图23，可以在绝缘层410、栅极结构460和栅极间隔物370上顺序地形成覆盖层470和第一绝缘隔层480，并且可以穿过绝缘层410、覆盖层470和第一绝缘隔层480形成源线500以接触源极/漏极层400中的第一源极/漏极层的上表面。

源线500可以通过例如以下工艺形成。可以穿过绝缘层410、覆盖层470和第一绝缘隔层480形成第二开口以暴露第一源极/漏极层的上表面，可以在第一源极/漏极层的暴露的上表面、第二开口的侧壁以及第一绝缘隔层480的上表面上形成第一金属层，并且可以对第一金属层执行热处理以在第一源极/漏极层上形成第一金属硅化物图案490。

可以在第一金属硅化物图案490的上表面、第二开口的侧壁和第一绝缘隔层480的上表面上形成第一势垒层，可以在第一势垒层上形成第一导电层以填充第二开口，并且可以使第一导电层和第一势垒层平坦化直到可以暴露第一绝缘隔层480的上表面。因此，可以形成包括顺序地堆叠在第一金属硅化物图案490上的第一势垒图案和第一导电图案的源线500以填充第二开口。

在本示例实施例中，源线500可以在第二方向上延伸到给定长度，并且可以在第一方向上形成多个源线500。

可以在第一绝缘隔层480和源线500上形成第二绝缘隔层510，可以穿过绝缘层410、覆盖层470、第一绝缘隔层480和第二绝缘隔层510形成第三开口以暴露源极/漏极层400中的第二源极/漏极层的上表面，可以在第二源极/漏极层的暴露的上表面、第三开口的侧壁以及第二绝缘隔层510的上表面上形成第二金属层，并且可以对第二金属层执行热处理以在第二源极/漏极层上形成第二金属硅化物图案520。

可以在第二金属硅化物图案520的上表面、第三开口的侧壁和第二绝缘隔层510的上表面上形成第二势垒层，可以在第二势垒层的上形成第二导电层以填充第三开口，并且可以使第二导电层和第二势垒层平坦化直到可以暴露第二绝缘隔层510的上表面。因此，可以形成包括顺序地堆叠在第二金属硅化物图案520上的第二势垒图案和第二导电图案的下接触栓530以填充第三开口。

在本示例实施例中，多个下接触栓530可以形成为沿第一方向彼此间隔开。

参照图24和图25，可以在第二绝缘隔层510和下接触栓530上形成第三绝缘隔层540，并且可以形成延伸穿过第三绝缘隔层540的上部的第一导线560和延伸穿过第三绝缘隔层540的下部的第一通路550。

在本示例实施例中，第一导线560和第一通路550可以通过例如双镶嵌工艺同时形成。因此，第一导线560和第一通路550中的每一个都可以形成为包括第三导电图案和覆盖第三导电图案的底部和侧壁的第三势垒图案。在另一实现方式中，第一导线560和第一通路550可以通过单镶嵌工艺独立地形成。

在本示例实施例中，第一导线560可以在一个方向上延伸，并且多个第一导线560可以形成为彼此间隔开。在本示例实施例中，第一通路550可以形成在第一导线560下方，以接触下接触栓530的上表面。

参照图26和图27，可以在第三绝缘隔层540和第一导线560上形成第四绝缘隔层570，并且可以穿过第四绝缘隔层570形成上接触栓580以接触第一导线560。例如，上接触栓580可以包括第四导电图案和覆盖第四导电图案的底部和侧壁的第四势垒图案。

可以执行与参考图3和图4例示的工艺基本相同或相似的工艺。

例如，可以在第一工艺设备的沉积室中，在第四绝缘隔层570和上接触栓580上顺序地形成下电极层、阻挡图案层、粘附层、晶种层、mtj结构层和上电极层，其上具有上述结构的衬底300可以被传送到第二工艺设备中的蚀刻室，并且可以在保持在等于或者大于约10^-8托的高真空状态的蚀刻室中执行蚀刻工艺。

因此，可以在上接触栓580上形成存储单元，所述存储单元包括顺序地堆叠的下电极615、阻挡图案625、粘附图案635、晶种图案645、mtj结构685和上电极695。mtj结构685可以包括顺序地堆叠的固定层图案655、隧道势垒层图案665和自由层图案675。

参照图28，可以执行与参考图5例示的工艺基本相同或相似的工艺。

例如，可以通过第二工艺设备中的传送室，将其上具有上述结构的衬底300传送到第二工艺设备中的保持在等于或大于约10^-8托的高真空状态的沉积室中，并且可以通过沉积工艺形成第一保护层700以覆盖存储单元。因此，在形成第一保护层700之前，不会在存储单元的侧壁上形成氧化层。

参照图29和图30，可以在第一保护层700上形成第五绝缘隔层710，并且可以穿过第五绝缘隔层710的上部和第一保护层700的相应部分形成顺序地堆叠的第二通路720和第二导线730，以接触上电极695的上表面。

第二通路720和第二导线730中的每一个都可以包括第五导电图案和覆盖第五导电图案的底部和侧壁的第五势垒图案。在本示例实施例中，第二导线730可以在第二方向上延伸，并且可以用作mram器件的位线。

图31至图45是例示根据示例实施例的制造可变电阻存储器件的方法中的各个阶段的平面图或截面图。例如，图31、图35、图37、图39、图41和图43是平面图，图32-图34、图36和图44是沿相应平面图中的线a-a'截取的截面图，图38、图40、图42和图45是沿相应平面图中的线b-b'截取的截面图。

制造可变电阻存储器件的这种方法可以包括与参考图2例示的工艺基本相同或相似的工艺，为了清楚起见，可以避免对其各个方面的重复描述。

参照图31和图32，可以在第一工艺设备的沉积室中，在衬底800上顺序地形成第六绝缘隔层810、第六导电层820、第一电极层830、选择层840、第二电极层结构870、可变电阻层880、第三电极层890和第二掩模层900，并且可以在第二掩模层900上形成第三掩模910。

可以在衬底800上形成各种类型的元件(例如，栅极结构、接触栓、布线等)，这些元件可以被第六绝缘隔层810覆盖。

第六导电层820可以包括金属(例如钨、铂等)或其金属氮化物。第一电极层830和第三电极层890中的每一个都可以包括金属氮化物(例如氮化钛、氮化钽等)或金属硅氮化物(例如硅氮化钛、硅氮化钽等)。

在本示例实施例中，选择层840可以包括双向阈值开关(ots)材料，该材料可以在非晶态下通过由于温度差引起的电阻差而用作开关元件。ots材料可以包括例如锗、硅、砷和/或碲，并且还可以包括硒和/或硫。

ots材料可以包括例如astegesiin、gete、snte、gese、snse、astegesisbs、astegesiinp、astegesi、as2te3ge、as2se3ge、as25(te90ge10)75、te40as35si18ge6.75in0.25、te28as34.5ge15.5s22、te39as36si17ge7p、as10te21s2ge15se50sb2、si5te34as28ge11s21se1、astegesisens、astegesip、asse、asgese、astegese、znte、getepb、gesete、alaste、seasgec、setegesi、gesbtese、gebitese、geassbse、geasbite、geasbise、gexse1-x等。

在另一实现方式中，选择层840可以包括顺序地堆叠的掺杂有n型杂质的多晶硅层和掺杂有p型杂质的多晶硅层，例如二极管。

在本示例实施例中，第二电极层结构870可以包括第一层850和第二层860。第一层850可以如第一电极层830和第三电极层890那样包括金属氮化物(例如氮化钛、氮化钽等)或者金属硅氮化物(例如，硅氮化钛、硅氮化钽等)，第一层850也可以称为第二电极层。第二层860可以包括碳或含碳的金属。例如，第二层860可以包括碳、碳氮化物、碳氮化钛等。第二层860可以被称为加热器层。

在本示例实施例中，可变电阻层880可以包括其电阻可以根据其相变而改变的材料。在这种情况下，可变电阻存储器件可以是相变随机存取存储器(pram)器件。在示例实施例中，可变电阻层880可以包括例如含有锗、锑和/或碲的硫属化物材料。在示例实施例中，可变电阻层880可以包括锗碲层和锑碲层交替堆叠的超晶格。在示例实施例中，可变电阻层880可以包括含有铟锑碲的ist或含有铋锑碲的bst。

在本示例实施例中，可变电阻层880可以包括例如基于钙钛矿的材料或过渡金属氧化物。在这种情况下，可变电阻存储器件可以是阻变随机存取存储器(reram)器件。基于钙钛矿的材料可以包括例如sto(srtio3)、bto(batio3)、pcmo(pr1-xcaxmno3)等。过渡金属氧化物可以包括氧化钛(tiox)、氧化锆(zrox)、氧化铝(alox)等。这些可以被单独使用或组合使用。

第二掩模层900可以包括氮化物，例如氮化硅，第三掩模910可以包括氧化物，例如氧化硅。

在本示例实施例中，第三掩模910可以在第二方向上延伸，并且可以在第一方向上形成多个第三掩模910。

参照图33，其上具有上述结构的衬底800可以被传送到第二工艺设备的蚀刻室，并且可以在保持在等于或大于约10^-8托的高真空状态的该蚀刻室中执行蚀刻工艺。

例如，可以使用第三掩模910作为蚀刻掩模来蚀刻第二掩模层900，以形成第二掩模902，并且可以使用第二掩模902和第三掩模910作为蚀刻掩模顺序地蚀刻第三电极层890、可变电阻层880、第二电极层结构870、选择层840、第一电极层830、第六导电层820和第六绝缘隔层810，以分别形成初步第三电极892、初步可变电阻图案882、初步第二电极结构872、初步选择图案842、初步第一电极832、第六导线822和第六绝缘隔层图案812。在蚀刻工艺期间，可以完全去除第三掩模910或者可以保留第三掩模910的一部分。

因此，可以形成第一结构，所述第一结构包括顺序地堆叠的第六绝缘隔层图案812、第六导线822、初步第一电极832、初步选择图案842、初步第二电极结构872、初步可变电阻图案882、初步第三电极892、第二掩模902和第三掩模910。第一结构可以在第二方向上延伸，并且可以在第一方向上形成多个第一结构。多个第一结构之间的空间可以称为第四开口915。

初步第二电极结构872可以包括顺序地堆叠的初步第一图案852和初步第二图案862，初步第一图案852和初步第二图案862可以分别称为初步第二电极852和初步加热器862。

参照图34，可以通过第二工艺设备中的传送室，将其上具有第一结构的衬底800传送到第二工艺设备中的沉积室，并且可以在衬底800上形成第二保护层940以覆盖第一结构。

在本示例实施例中，传送室和沉积室可以如蚀刻室那样保持在等于或大于约10^-8托的高真空状态。例如，可以在同一第二工艺设备中原地执行蚀刻工艺和沉积工艺，并且可以在蚀刻工艺期间、在沉积工艺期间以及在蚀刻工艺和沉积工艺之间，使其上具有第一结构的衬底800保持在等于或大于约10^-8托的高真空状态。因此，在形成第二保护层940之前，不会在第一结构的侧壁上形成氧化层。

第二保护层940可以包括氮化物，例如氮化硅。

参照图35和图36，可以在第二保护层940上形成第七绝缘隔层以填充第四开口915的剩余部分，并且可以使第一结构、第二保护层940和第七绝缘隔层的上部平坦化直到可以暴露初步第三电极892的上表面。

因此，可以去除第一结构中的第二掩模902和第三掩模910以形成第二结构，并且第二保护层940和第七绝缘隔层可以分别变换为第二保护图案945和第七绝缘隔层图案950。第二保护图案945可以在第二方向上延伸，并且可以覆盖第二结构的侧壁和衬底800的上表面。

参照图37和图38，可以在第二结构、第二保护图案945和第七绝缘隔层图案950上形成第四掩模层960，并且可以在第四掩模层960上形成第五掩模970。

在本示例实施例中，第五掩模970可以在第一方向上延伸，并且可以在第二方向上形成多个第五掩模970。

参照图39和图40，可以执行与参考图33例示的工艺基本相同或相似的工艺。例如，具有上述结构的衬底800可以被传送到第二工艺设备的蚀刻室，并且可以在保持在等于或大于约10^-8托的高真空状态的该蚀刻室中执行蚀刻工艺。

例如，可以使用第五掩模970作为蚀刻掩模来蚀刻第四掩模层960，以形成在第一方向上延伸的第四掩模962，并且可以使用第四掩模962和第五掩模970作为蚀刻掩模顺序地蚀刻初步第三电极892、初步可变电阻图案882、初步第二电极结构872、初步选择图案842和初步第一电极832，以分别形成第三电极894、可变电阻图案884、第二电极结构874、选择图案844和第一电极834。可以完全去除第五掩模970，或者可以保留第五掩模970的一部分。还可以去除第二保护图案945和第七绝缘隔层图案950的上部，使得第二保护图案945和第七绝缘隔层图案950的上表面可以变得与第六导线822的上表面基本上共面。

因此，可以在第六导线822上形成第三结构，其包括顺序地堆叠的第一电极834、选择图案844、第二电极结构874、可变电阻图案884、第三电极894、第四掩模962和第五掩模970。可以在第六导线822上沿第二方向形成多个第三结构。第三结构之间的空间可以称为第五开口975。

第二电极结构874可以包括顺序地堆叠的第一图案854和第二图案864，第一图案854和第二图案864可以分别被称为第二电极854和加热器864。

参照图41和图42，可以执行与参考图34至图36例示的工艺基本上相同或相似的工艺。

例如，在通过第二工艺设备中的传送室将其上具有第三结构的衬底800传送到第二工艺设备中的沉积室之后，可以执行沉积工艺以形成覆盖第六导线822上的第三结构、第二保护图案945和第七绝缘隔层图案950的第三保护层，并且可以在第三保护层上形成第八绝缘隔层以填充第五开口975的剩余部分。

可以使第三结构、第三保护层和第八绝缘隔层的上部平坦化直到可以暴露第三电极894的上表面，使得第三结构中的第四掩模962和第五掩模970可以被去除以形成存储单元，并且第三保护层和第八绝缘隔层可以分别变换为第三保护图案1005和第八绝缘隔层图案1015。可以暴露第四掩模962和第五掩模970下面的第二保护图案945和第七绝缘隔层图案950。

第三保护图案1005可以在第一方向上延伸，并且可以覆盖存储单元的侧壁、第六导线822、第二保护图案945和第七绝缘隔层图案950。

参照图43至图45，可以在存储单元、第二保护图案945和第七绝缘隔层图案950上形成第七导线1022以在第一方向上延伸，并且可以在第三保护图案1005和第八绝缘隔层图案1015上形成第九绝缘隔层图案1040以覆盖第七导线1022的侧壁。

在本示例实施例中，可以通过以下方式来形成第七导线1022：在存储单元、第二保护图案945、第七绝缘隔层图案950、第三保护图案1005和第八绝缘隔层图案1015上形成第七导电层，并通过使用沿第一方向延伸的蚀刻掩模的蚀刻工艺使第七导电层图案化。可以通过以下方式来形成第九绝缘隔层图案1040：在第三保护图案1005和第八绝缘隔层图案1015上形成第九绝缘隔层以覆盖第七导线1022，并且使第九绝缘隔层平坦化直到可以暴露第七导电线1022的上表面。

第七导电层可以包括金属(例如钨、铂等)或其金属氮化物。

如上所述，用于在衬底800上形成包括可变电阻图案884的存储单元的蚀刻工艺以及用于在存储单元的侧壁上形成第二保护图案945和第三保护图案1005的沉积工艺可以在第二工艺设备中原地执行，例如可以分别在保持在等于或大于约10^-8托的高真空状态的蚀刻室和沉积室中执行。可以通过保持在等于或大于约10^-8托的高真空状态的传送室，将具有存储单元的衬底800传送到蚀刻室和沉积室。因此，在形成第二保护图案945和第三保护图案1005之前，不会在存储单元的侧壁上形成氧化层，并且存储单元可以具有改善的保持性。

通过总结和回顾，当形成可变电阻存储器件时，在顺序地形成并蚀刻下电极层、可变电阻层和上电极层以分别形成下电极、可变电阻图案和上电极之后，可以形成保护层以覆盖下电极、可变电阻图案和上电极。如果蚀刻工艺和保护层的形成工艺不在同一室中执行，则可变电阻图案以及下电极和上电极可能被暴露而被氧化。

如上所述，示例实施例涉及制造可变电阻存储器件的方法。示例实施例可以提供一种制造具有改善的特性的可变电阻存储器件的方法。

本文已经公开了示例实施例，虽然采用了具体术语，但是它们仅以一般性和描述性意义来使用和解释，而非出于限制的目的。在一些情况下，如本领域普通技术人员在提交本申请时显而易见的，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外明确指出。因此，本领域技术人员将理解，在不脱离所附权利要求所阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。