一种3DNAND存储器件及其制造方法与流程

本发明涉及闪存存储器领域，更具体地说，涉及一种3dnand存储器件及其制造方法。

背景技术：

nand闪存是一种比硬盘驱动器更好的存储设备，随着人们追求功耗低、质量轻和性能佳的非易失存储产品，在电子产品中得到了广泛的应用。目前，平面结构的nand闪存已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3d结构的nand存储器。

在3dnand存储器结构中，采用垂直堆叠多层数据存储单元的方式，实现堆叠式的3dnand存储器结构，然而，其他的电路例如解码器(decoder)、页缓冲(pagebuffer)和锁存器(latch)等，这些外围电路都是cmos器件形成的，cmos器件的工艺无法与3dnand器件集成在一起，目前，是分别采用不同的工艺形成3dnand存储器阵列和外围电路，再通过穿过3dnand存储器阵列的通孔将二者电连接在一起。3dnand存储器阵列中的堆叠主要采用opop结构，即多晶硅(poly)和氧化物(oxide)依次层叠的结构，随着存储容量需求的不断提高，opop结构堆叠的层数不断增多，这对通孔的形成以及外围电路与存储单元的连接提出很大的挑战。

技术实现要素：

有鉴于此，本发明提供了一种3dnand存储器件及其制造方法，在存储阵列内设置贯通接触孔，便于同cmos芯片的连接，易于集成，并且同时制作ch、gls、tac以及台阶的连接结构，简化该存储器件的制作工艺，并能缩小3dnand存储器件的尺寸。

为实现上述目的，本发明提供如下技术方案：

一种3dnand存储器件，包括：

基底；

所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域；其中，

所述第二区域位于所述第一区域和第三区域之间，所述第二区域中形成有贯通的绝缘环，所述绝缘环内的堆叠层为相互间隔堆叠的氧化物层和氮化物层，所述绝缘环内的堆叠层中形成有贯通接触孔；

所述绝缘环外的第二区域以及第一区域、第三区域的堆叠层为相互间隔堆叠的氧化物层和金属层，所述第一区域和第三区域中形成有用于形成存储器件的沟道孔，所述第一区域、所述绝缘环外的第二区域和所述第三区域中形成有用于划分块存储区的栅线缝隙；

所述沟道孔的顶部形成阻挡层，所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件，多个所述第一连接件分别通过过孔与第一金属相连，所述第一金属作为所述存储器件的位线。

优选的，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域，所述第四区域和第五区域的堆叠层为相互间隔堆叠的氧化物层和金属层；

所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中。

优选的，所述阻挡层为多晶硅、ti、tin或w。

优选的，所述贯通接触孔沿所述沿字线方向依次填充有blockox、trapn、ox、poly以及ox；

所述绝缘环沿所述沿字线方向依次填充有ox、ni以及ox。

优选的，所述绝缘环之外的第二区域的堆叠层中形成有伪沟道孔。

一种3dnand存储器件的制造方法，包括：

提供基底；

在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层；

在所述堆叠层的至少一侧形成堆叠层的阶梯结构；

分别在所述第一区域、第三区域的堆叠层中形成沟道孔以及在所述第二区域的堆叠层中形成贯通的绝缘环；

在所述沟道孔的顶部形成阻挡层，并为所述阻挡层填充预设半导体材料；

形成栅线缝隙，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层；

在所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件；

在绝缘环内的堆叠层中形成贯通接触孔以及在所述堆叠层的阶梯结构上均形成第二连接件；

在所述第一连接件以及第二连接件的上方打过孔，并形成第一金属层，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接，多个所述第一金属作为所述存储器件的位线。

优选的，在形成栅线缝隙之后，还包括：

在所述基底上形成第一衬垫。

优选的，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第五区域以及所述第三区域的堆叠层中；则，

在所述堆叠层的至少一侧形成堆叠层的阶梯结构的同时，还包括：

将第四区域或第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。

优选的，所述阻挡层为多晶硅、ti、tin或w。

优选的，所述贯通接触孔沿所述沿字线方向依次填充有blockox、trapn、ox、poly以及ox；

所述绝缘环沿所述沿字线方向依次填充有ox、ni以及ox。

与现有技术相比，本发明所提供的技术方案具有以下优点：

根据本发明实施例提供的3dnand存储器件及其制造方法，第一区域和第三区域为用于形成存储阵列的区域，在第二区域中设置了绝缘环，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同cmos芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。

除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3dnand存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3dnand存储器件的尺寸。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本实施例提供的一种3dnand存储器件的结构示意图；

图2为本实施例提供的一种3dnand存储器件的又一结构示意图；

图3为本实施例提供的一种3dnand存储器件的制造方法的流程图；

图4为本实施例提供的一种3dnand存储器件的又一结构示意图；

图5为本实施例提供的一种3dnand存储器件的又一结构示意图；

图6为本实施例提供的一种3dnand存储器件的又一结构示意图；

图7为本实施例提供的一种3dnand存储器件的又一结构示意图；

图8为本实施例提供的一种3dnand存储器件的又一结构示意图；

图9为本实施例提供的一种3dnand存储器件的又一结构示意图；

图10为本实施例提供的一种3dnand存储器件的又一结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本方案在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3dnand存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3dnand存储器件的尺寸。

参考图1-2所示，本发明实施例提供了一种3dnand存储器件，包括：

基底；

所述基底上的堆叠层，所述堆叠层至少有一侧为阶梯结构，所述堆叠层包括沿字线方向依次排布的第一区域110、第二区域120和第三区域130；其中，所述第二区域120位于所述第一区域110和第三区域130之间，所述第二区域120中形成有贯通的绝缘环160，所述绝缘环160内的堆叠层102为相互间隔堆叠的氧化物层1021和氮化物层1022，所述绝缘环160内的堆叠层102中形成有贯通接触孔162；所述绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层101为相互间隔堆叠的氧化物层1011和金属层1012，所述第一区域110和第三区域130中形成有用于形成存储器件的沟道孔161，所述绝缘环外的第二区域中形成有用于划分块存储区的栅线缝隙170。

在3dnand存储器件中，堆叠层的层数决定了垂直方向上的存储单元的个数，堆叠层的层数例如可以为32层、64层等，堆叠层的层数越多，越能提高集成度，堆叠层的最外侧为阶梯结构。

在本发明实施例中，第一区域110、第二区域120和第三区域130是沿字线(wordline)方向依次排布的，在字线方向上这三个区域具有基本一致的边界，他们的堆叠层具有相同的层数，绝缘环内、外的堆叠层的材料不同。其中，第一区域110、第三区域130及绝缘环160外的第二区域120的堆叠层为氧化物层与金属层间隔堆叠而成，金属层例如为w，氧化物层例如为oxide，第一区域110、第三区域130是用于形成实际存储数据的存储阵列的区域，其堆叠层中形成有用于形成存储器件的沟道孔161，这些沟道孔161之上会继续设置有与其连接的位线和/或其他的互联线，例如，所述沟道孔的顶部形成阻挡层180，所述阻挡层180与所述栅线缝隙170的一端以及所述堆叠层的阶梯结构190上均形成第一连接件200，多个所述第一连接件分别通过过孔201与第一金属202相连，所述第一金属202作为所述存储器件的位线(bitline)。

沟道孔161中包括有电荷存储层和沟道层，电荷存储层例如可以为oxide-nitrid-oxide的结构，沟道层例如可以为多晶硅。绝缘环160内的堆叠层为氧化物层与氮化物层的堆叠，为用于形成贯通接触孔162的区域，贯通接触孔162至少贯通了堆叠层，贯通接触孔162用于与另一具有cmos电路的芯片电连接，cmos电路芯片主要包括了3dnand存储器件的阵列芯片所需的电路，例如页缓存(pagebuffer)、解码器(decoder)、锁存(latches)以及外围电路等。

除此，所述阻挡层180为多晶硅、ti、tin或w。所述贯通接触孔162沿所述沿字线方向依次填充有blockox、trapn、ox、poly以及ox；所述绝缘环沿所述沿字线方向依次填充有ox、ni以及ox。

由于在第二区域120中设置了绝缘环160，通过绝缘环160将环内和环外的堆叠层隔离开，绝缘环160内为氧化物层和氮化物层的堆叠层，绝缘环160外，包括绝缘环160外的第二区域120以及第一区域110、第三区域130的堆叠层都为氧化物层和金属层的堆叠，绝缘环160内的氧化物层和氮化物层的堆叠易于贯通接触孔162的形成，而绝缘环外堆叠层中的金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同cmos芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。

除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件200的同时，对所述堆叠层的阶梯结构上也形成第一连接件200a，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件200b，然后第一连接件以及第二连接件同时打孔(过孔201)，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3dnand存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3dnand存储器件的尺寸。

在上述实施例的基础上，如图1所示，本实施例的堆叠层还包括位于所述第一区域和第二区域之间的第四区域140，以及位于所述第二区域和第三区域之间的第五区域150，其中，所述第四区域140和第五区域150的堆叠层为相互间隔堆叠的氧化物层和金属层；所述栅线缝隙170沿字线方向延伸至所述绝缘环160，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第三区域以及所述第五区域的堆叠层中。

在该实施例中，为了便于工艺的集成，在第一区域110靠近第四区域140的边缘部分、第三区域130靠近第五区域150的边缘部分的堆叠层中形成有伪沟道孔152，第四区域140和第五区域150的堆叠层中形成有伪沟道孔154，以及绝缘环160外的第二区域的堆叠层中也形成有伪沟道孔，这些伪沟道孔152、154可以与形成存储单元的沟道孔161一同形成，而后续并不在这些伪沟道孔上形成位线及互联线，他们并不用于真正的存储。

除此，在上述实施例的基础上，结合图3，本实施例还提供了一种3dnand存储器件的制造方法，包括步骤：

s1、提供基底；

s2、在所述基底上形成堆叠层，所述堆叠层包括沿字线方向依次排布的第一区域、第二区域和第三区域，所述堆叠层为相互间隔堆叠的氧化物层和氮化物层，如图4所示。

s3、在所述堆叠层的至少一侧形成堆叠层的阶梯结构，如图2中右侧示意图所示。

s4、分别在所述第一区域、第三区域的堆叠层中形成沟道孔ch以及在所述第二区域的堆叠层中形成贯通的绝缘环tacbarrier，如图4所示；

s5、在所述沟道孔的顶部形成阻挡层180，如图5所示，并为所述阻挡层填充预设半导体材料，如图6所示，其中，阻挡层为多晶硅、ti、tin或w；

s6、形成栅线缝隙170，通过所述栅线缝隙将绝缘环之外的堆叠层中的氮化物层置换为金属层，同时，栅线缝隙中填满金属层，如图7所示；

s7、在所述阻挡层与所述栅线缝隙的一端以及所述堆叠层的阶梯结构上均形成第一连接件200，如图8所示；

s8、在绝缘环内的堆叠层中形成贯通接触孔162以及在所述堆叠层的阶梯结构上均形成第二连接件200b，如图9所示；

s9、在所述第一连接件以及第二连接件的上方打过孔201，并形成第一金属层，使得所述第一金属层中的多个所述第一金属202分别通过所述过孔与所述第一连接件以及第二连接件电连接，多个所述第一金属作为所述存储器件的位线，如图10所示。

优选的，在形成栅线缝隙之后，还包括：在所述基底上形成第一衬垫210。除此，所述堆叠层还包括位于所述第一区域和第二区域之间的第四区域，以及位于所述第二区域和第三区域之间的第五区域；所述栅线缝隙沿字线方向延伸至所述绝缘环，且位于所述第一区域、所述第四区域、所述绝缘环外的第二区域、所述第三区域以及所述第五区域的堆叠层中；则，在所述堆叠层的至少一侧形成堆叠层的阶梯结构的同时，还包括：将第四区域或第五区域的堆叠层中的上两层氧化物层和氮化物层靠近绝缘环的一侧形成阶梯结构。

综上所述，本发明实施例提供的3dnand存储器件及其制造方法，第一区域和第三区域为用于形成存储阵列的区域，在第二区域中设置了绝缘环，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同cmos芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。

除此，本方案还在阻挡层与栅线缝隙的一端形成第一连接件的同时，对所述堆叠层的阶梯结构上也形成第一连接件，并在绝缘环内的堆叠层中形成贯通接触孔的同时在所述堆叠层的阶梯结构上形成第二连接件，然后第一连接件以及第二连接件同时打孔，使得所述第一金属层中的多个所述第一金属分别通过所述过孔与所述第一连接件以及第二连接件电连接。可见，本方案提供的3dnand存储器件的制作工艺一次成形，简化了后端金属连线工艺的复杂度，并无需额外占用外围电路引线，缩小了3dnand存储器件的尺寸。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。