本发明涉及半导体工艺技术领域，尤其涉及一种绝缘体上硅材料及其抗总剂量辐射的加固方法。
背景技术：
基于绝缘体上硅(soi)技术的集成电路，相比于体硅集成电路，具有功耗低、速度快、耐高温、抗闩锁等优点，因而得到广泛应用。soi电路的优势来源于soi材料埋绝缘层将顶层器件与衬底完全隔离的独特结构。特别是埋层的存在减小了器件在单粒子辐射环境下的敏感体积，显著增强了电路抗单粒子事件翻转(seu)的能力，使soi材料成为制作高可靠辐射加固电路的首选材料。然而，埋层的存在却使soi电路对总剂量辐射更敏感。因为在soi场效应晶体管(mosfet)中，作为背栅的埋层引入了一个寄生背沟道。在总剂量辐射环境下，当辐射导致的埋层内被陷电荷的净积累达到一定程度时，寄生背沟道将会开启，导致soi电路泄漏电流增大，功耗上升，甚至功能失效。其中，埋层净的正电荷积累将会导致n沟道mosfet的背沟开启；埋层净的负电荷积累将会导致p沟道mosfet的背沟开启。另外，相对于部分耗尽(pd)soi工艺电路，全耗尽(fd)soi电路具有更为优异的电学性能和更为出色的抗seu能力。但因fdsoimosfet中存在正、背栅晶体管间的电耦合，致使埋层的总剂量辐射损伤可对正栅晶体管的电特性产生明显影响。所以，与pdsoimosfet相比，fdsoimosfet对总剂量辐射的敏感程度更高，尤其对于小尺寸fdsoimosfet，因其阈值电压相对较低，较小的阈值漂移就可能导致器件电性能的显著退化。因此，为提高soi器件及电路的抗总剂量辐射能力，对使用的soi材料进行辐射加固是非常必要的。
目前，商用soi材料的埋绝缘层为单一的二氧化硅介质层。由于受制备工艺的影响，埋氧化层内通常含有大量的空穴陷阱，导致埋层中将会因辐射而产生较高密度的净正电荷积累。为抑制辐射环境下埋氧化层中的被陷电荷净积累，通常的做法是采用离子注入工艺，将一定剂量的杂质元素，例如si、n、f等，注入到埋层内部对材料进行改性，通过在埋层中引入与杂质元素相关的电子陷阱来抵消空穴陷阱的作用，以达到对soi材料辐射加固的目的。此种以借助离子注入工艺对材料埋层进行掺杂改性为技术特征的加固方式，由于选取的杂质元素是通过soi材料的顶层硅膜注入到埋层中进行改性掺杂，不可避免地会对soi材料的顶层硅造成注入损伤，将直接影响在顶层硅中制备出的soi器件及电路的电学特性。特别对于小尺寸器件及高密度集成电路制造来说，为保证芯片质量，保持顶层硅膜的晶格完整性是前提条件。
可见，对于先进工艺节点下的soi器件与电路的总剂量辐射加固来说，寻求一种顶层硅膜无损伤的soi材料辐射加固方法是非常必要的，急需进行研究改善。
技术实现要素：
本发明通过提供一种绝缘体上硅材料及其抗总剂量辐射的加固方法，在实现辐射加固的同时，也避免了顶层半导体硅材料的损伤。
一方面，本申请提供了一种绝缘体上硅(soi)材料的抗总剂量辐射加固方法，包括：
在第一半导体衬底上制备第一介质埋层，在第二半导体衬底上制备第二介质埋层；
在第一介质埋层或第二介质埋层上制备高k介质埋层；这里高k介质是指具有高于两倍二氧化硅相对介电常数的介质材料，即相对介电常数大于7.8的绝缘介质材料；
将所述高k介质层和所述第二或第一介质埋层叠加键合，形成具有多介质层复合结构埋层的绝缘体上硅(soi)材料。
可选的，所述方法还包括：测试获得所述第一介质埋层和所述第二介质埋层的材料的厚度与其内部被陷电荷密度及辐射剂量的第一关系；测试获得所述高k介质层的材料的厚度与其内部被陷电荷密度及辐射剂量的第二关系；根据所述第一关系和所述第二关系确定所述第一介质埋层、所述第二介质埋层和所述高k介质层的厚度，并确定所述高k介质层的材料类型。
可选的，所述第一介质埋层、所述第二介质埋层和所述高k介质层在预设工作条件下的理论总被陷电荷密度值趋于0。
可选的，所述高k介质层包括具有初始负电荷的高k材料。
可选的，所述高k介质层包括多层不同材料类型和/或不同厚度的高k介质分层。
可选的，所述叠加连接所述高k介质层和所述第二介质埋层，包括：键合连接所述高k介质层和所述第二介质埋层。
另一方面，提供一种绝缘体上硅材料，包括：
依次叠置的第一半导体层、第一介质埋层、第二介质埋层和第二半导体层；
其中，所述第一介质埋层和所述第二介质埋层之间嵌设有高k介质层。
可选的，所述第一介质埋层、所述第二介质埋层和所述高k介质层在预设工作条件下的理论总被陷电荷密度值趋于0。
可选的，所述高k介质层包括具有初始负电荷的高k材料。
可选的，所述高k介质层包括多层不同材料类型和/或不同厚度的高k介质分层。
本发明实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请实施例提供的方法及材料，在传统soi材料埋氧化层(第一介质埋层和第二介质埋层)中，嵌入一层或多层高介电常数(高k)介质材料，构成具有叠层结构的复合绝缘介质埋层，通过高k介质材料中的电荷陷阱的作用，抑制soi材料埋层中因总剂量辐射而产生的被陷电荷的净积累，从而实现提高soi材料抗总剂量辐射能力的技术效果。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中绝缘体上硅材料抗总剂量辐射的加固方法的步骤图；
图2为本发明实施例中绝缘体上硅材料的示意图一；
图3为本发明实施例中绝缘体上硅材料的示意图二。
具体实施方式
本申请实施例通过提供一种绝缘体上硅材料及其抗总剂量辐射的加固方法，在实现辐射加固的同时，也避免了顶层半导体材料的损伤，提高了soi器件的可靠性。
本申请实施例中的技术方案，总体思路如下：
通过在第一半导体衬底上制备第一介质埋层，在第二半导体衬底上制备第二介质埋层，并在第一介质埋层上制备高k介质层，实现在传统soi材料埋氧化层(第一介质埋层和第二介质埋层)中，嵌入一层或多层高k介质材料，通过高k介质材料中的电荷陷阱的作用，抑制soi材料埋层中因总剂量辐射而产生的被陷电荷的净积累，从而实现提高soi材料制备的器件的抗总剂量辐射能力的技术效果。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
在本实施例中，提供了一种绝缘体上硅材料抗总剂量辐射的加固方法，如图1～3所示，包括：
步骤s101，在第一半导体衬底1上制备第一介质埋层2，在第二半导体衬底3上制备第二介质埋层4；
步骤s102，在第一介质埋层2上制备高k介质层5；
步骤s103，叠加连接所述高k介质层5和所述第二介质埋层4，形成绝缘体上硅材料。
需要说明的是，步骤s102可以是在第二半导体衬底3上制备第二介质埋层4之前执行，也可以是在第二半导体衬底3上制备第二介质埋层4之后或同时进行，在此不作限制。
下面，结合图1～图3，详细介绍本申请提供的绝缘体上硅材料抗总剂量辐射的加固方法。
步骤s101，在第一半导体衬底1上制备第一介质埋层2，在第二半导体衬底3上制备第二介质埋层4。
在本申请实施例中，第一半导体衬底1和第二半导体衬底3的材料可以相同也可以不相同，可以为硅、锗、化合物半导体等，在此不作限制。第一介质埋层2和第二介质埋层4的材料也可以相同或不相同，可以为二氧化硅或其他氧化介质，在此也不作限制。
在半导体衬底上制备介质埋层的方法也可以有多种，可以是淀积生长，可以是氧化部分半导体衬底生成，也可以是溅射生长等等，在此不作限制，也不再一一列举。
步骤s102，在第一介质埋层2上制备高k介质层5。
在本申请实施例中，高k介质层5可以为hfo2,也可以为其它类型高k材料，在此不作限制。在介质埋层上制备高k介质层的方法也可以有多种，可以是淀积生长，也可以是溅射生长等等，在此不作限制，也不再一一列举。
在本申请实施例中，考虑到达到最佳的抑制soi材料埋层中被陷电荷的净积累的效果，可以设置所述第一介质埋层2、所述第二介质埋层4和所述高k介质层5在预设工作条件下的理论总被陷电荷密度值趋于0。
具体来讲，可以先测试获得所述第一介质埋层2和所述第二介质埋层4的材料的厚度与其内部被陷电荷密度及辐射剂量的第一关系，并测试获得所述高k介质层5的材料的厚度与其内部被陷电荷密度及辐射剂量的第二关系。再根据所述第一关系和所述第二关系确定所述第一介质埋层2、所述第二介质埋层4和所述高k介质层5的厚度，并确定所述高k介质层5的材料类型以达到理论总被陷电荷密度值趋于0的效果。
在本申请实施例中，可以采用金属-氧化物-半导体(mos)结构的电容-电压(c-v)技术或其它表征手段，对不同工艺下制备的不同厚度的不同高κ材料进行总剂量效应的表征，得到材料内部的被陷电荷密度的大小及被陷电荷的正负，绘制出不同材料在不同厚度时其内部的被陷电荷密度随辐射剂量变化的第一关系曲线。可以采用mos结构的c-v技术或其它表征手段，对硅片上生长的不同厚度的二氧化硅膜进行总剂量效应的表征，得到其辐射导致的被陷电荷密度与辐射剂量的关系，并绘制出不同厚度的氧化硅膜所对应的被陷电荷密度随辐射剂量变化的第二关系曲线。再依据上述所得关系曲线，按照介质埋层内的被陷正、负电荷密度因其相近或相等而相互制衡的原则，在埋层的物理厚度范围确定的情况下，选择一种或多种类型的高k材料及其相应的厚度，并确定第一介质埋层2和第二介质埋层4的厚度，从而构建具有叠层结构的复合绝缘介质埋层，制备出辐射加固的具有复合结构埋层的soi材料。
在一种实施方式中，由于第一介质埋层2和第二介质埋层4常用的二氧化硅膜中以空穴陷阱居多，总剂量辐射将导致其内部呈现净的正电荷积累，所以，如果所述高k介质层5为图2所示的单层高k材料，应选择具有电子陷阱的高k介质材料，通过被陷电子的积累来平衡被陷空穴的积累，以抑制埋层中被陷电荷的净积累。
在另一种实施方式中，为更好地满足高k介质层内的被陷电荷净积累与二氧化硅膜中被陷电荷净积累相制衡的原则，可以选择不同类型及不同厚度的多层高k材料与不同厚度的二氧化硅介质层进行匹配组合，即如图3所示，所述高k介质层5包括多层不同材料类型和/或不同厚度的高k介质分层，且不同类型高k介质材料间的净被陷电荷的性质可以是相反的，即可以是正的净电荷积累，也可以是负的净电荷积累，以达到更好的总剂量辐射加固效果。
较优的，当所述高k介质层5包括多层不同材料类型和/或不同厚度的高k介质层时，可以设置其中至少包括一层具有初始负电荷的高k介质材料。因为热生长二氧化硅膜中通常含有初始的固定正电荷，所以，当对介质埋层初始电学状态要求较高时，可选取具有初始负电荷的高k介质材料作为复合埋层中的其中一层，以消除埋层内初始电荷对硅界面的影响。
图2和图3示意地画出了复合埋层中正、负被陷电荷在电学性质上相互抑制的作用机制。其中，埋层处带有箭头的直线示意地表示起自正电荷、止于负电荷的电场线。当正、负电荷量趋于平衡时，因电场线主要局限于埋层内部，即正、负被陷电荷产生的不为零的较高的合场强主要分布于埋层中，所以，被陷电荷对硅层的影响得到充分抑制，对soi材料的总剂量辐射加固得以实现。
步骤s103，叠加连接所述高k介质层5和所述第二介质埋层4，形成绝缘体上硅材料。
在本申请实施例中，叠加连接所述高k介质层5和所述第二介质埋层4的方法可以有多种，可以是键合连接所述高k介质层5和所述第二介质埋层4，也可以是压合其它工艺方法连接所述高k介质层5和所述第二介质埋层4，在此不作限制，也不再一一列举。
本实施例在传统的埋二氧化硅介质埋层中，通过键合等方式，嵌入一层或多层经总剂量辐射实验选定的具有高介电常数的高k介质材料，构成具有叠层结构的复合绝缘介质埋层，分别如图2和图3所示。一方面，埋层结构中的上、下两层均为传统的介质埋层，以保证埋层与上、下衬底(硅或锗)层相接触的界面具有较低的缺陷密度。另一方面，利用高k材料中电荷陷阱的作用，抑制该复合绝缘介质埋层中的因总剂量辐射导致的被陷电荷净积累，表现为埋层中的被陷正电荷量与被陷负电荷量之间的绝对值差在soi材料的总剂量辐射过程中始终处在一个较低的范围内，依靠埋层中两种带电性质相反的被陷电荷对外界产生的在电学性质上完全相反的作用，有效地消弱埋层被陷电荷对硅层界面及界面附近的电学性质的影响，实现对soi材料的总剂量辐射加固。因采用了埋层中的被陷正、负电荷密度相匹配的设计原则，并通过键合等工艺来构建复合介质埋层，不涉及有损soi材料顶层硅晶格完整性的埋层离子注入工艺，故其在有效提高soi材料抗总剂量辐射能力的同时，也使材料顶层硅的质量得到充分保障，在实现以具有优异抗总剂量辐射特性为特征的高质量soi材料方面具有显著优势。
下面列举一具体实例：假定总埋层厚度的范围被要求限制在100nm至120nm之间，且经c-v实验确定的20nm与60nm氧化层的被陷电荷密度分别为+3.0×1011cm-2与+9.0×1011cm-2，则两者被陷正电荷密度之和为+1.2×1012cm-2，若高k介质材料a，例如氧化铪(hfo2)，其被陷电荷密度为负值，且在其20至40nm的厚度范围内存在其被陷电荷密度值与-1.2×1012cm-2非常接近的对应厚度值，假设为30nm的hfo2，则按照上述使埋层中的被陷正、负电荷因平衡而相互抑制的原则，可选择埋层的顶层sio2介质埋层为20nm，底层sio2介质埋层为60nm，中间的高k介质层为30nm的hfo2，以使埋层中的净被陷电荷密度达到可以忽略的程度，从而非常有效地制约埋层中的被陷电荷对上、下硅介质埋层所产生的电学性质上的影响。与此实例对应的工艺流程可采用：(1)首先通过氧化工艺，在两片硅晶片上分别得到sio2介质层a和b；(2)然后再通过淀积工艺，在sio2介质层a或b上淀积hfo2层；(3)最后通过键合工艺，对hfo2层和sio2介质层材料进行键合，制备出无顶硅损伤的具有优异辐射加固特性的键合soi材料。
基于同一发明构思，本申请还提供了实施例一的方法制备的材料，详见实施例二。
实施例二
本实施例提供一种绝缘体上硅材料，如图2和3所示，包括：
依次叠置的第一半导体层1、第一介质埋层2、第二介质埋层4和第二半导体层3；
其中，所述第一介质埋层2和所述第二介质埋层4之间嵌设有高k介质层5。
在本申请实施例中，所述第一介质埋层2、所述第二介质埋层4和所述高k介质层5在预设工作条件下的理论总被陷电荷密度值趋于0。
在本申请实施例中，所述高k介质层5包括具有电子陷阱的初始负电荷的高k材料。
在本申请实施例中，所述高k介质层5包括多层不同材料类型和/或不同厚度的高k介质层。
由于本发明实施例二所介绍的材料，为实施本发明实施例一的方法所制备的材料，故而基于本发明实施例一所介绍的方法，本领域所属人员能够了解该材料的具体结构及变形，故而在此不再赘述。凡是本发明实施例一的方法所制备的材料都属于本发明所欲保护的范围。
本申请实施例中提供的技术方案，至少具有如下技术效果或优点：
通过在第一半导体衬底上制备第一介质埋层，在第二半导体衬底上制备第二介质埋层，并在第一介质埋层上制备高k介质层，实现在传统soi材料埋氧化层(第一介质埋层和第二介质埋层)中，嵌入一层或多层高k介质材料，通过高k介质材料中的电荷陷阱的作用，抑制soi材料埋层中因总剂量辐射而产生的被陷电荷的净积累，从而实现提高soi材料制备的器件的抗总剂量辐射能力的技术效果。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。