反熔丝及存储装置的制作方法

本实用新型实施例涉及半导体技术领域，尤其涉及一种反熔丝及存储装置。

背景技术：

常用的一次性可编程存储结构有电熔丝(efuse)或者反熔丝(antifuse) 或者浮栅结构等。

电熔丝经过编程后会发生明显的物理熔断现象，熔断部分容易被观测，从而导致编程内容可被破解，使得电熔丝的安全性较低。与电熔丝相比，反熔丝在经过编程后不会出现明显的可以被观测的现象，安全性较高。

而浮栅结构经过编程后其内存储有电荷，但是存储的电荷容易受环境的影响发生损失，容易导致存储失效。与浮栅结构相比，反熔丝在编程后其中的反熔丝电容被击穿，会形成稳定的导电回路，鲁棒性更好、存储内容更加稳定。

由于反熔丝具有上述技术优势，使得反熔丝在一次性编程领域得到了广泛的应用。反熔丝一般包括多个反熔丝单元，一个反熔丝单元一般包括场效应管和反熔丝电容，但是反熔丝单元的控制端口较多，在控制反熔丝单元时，需要多个端口同时满足设定要求，导致控制方法较为复杂，从而不利于反熔丝的普及与应用。例如，反熔丝电容的一个极板与场效应管的一端相连，则反熔丝单元的控制端口包括：反熔丝电容的另一极板、场效应管的另外两个端口、场效应管的衬底等，因此，在实现反熔丝单元的控制时，需要反熔丝电容的另一极板、场效应管的另外两个端口、场效应管的衬底同时满足设定要求，导致控制方法较为复杂。

技术实现要素：

本实用新型实施例的目的在于提供一种反熔丝及存储装置，用以至少解决现有技术中的上述问题。

为实现本实用新型实施例的目的，本实用新型实施例提供了一种反熔丝，所述反熔丝包括至少一个反熔丝单元，其中，所述反熔丝单元包括：场效应管，其包括衬底和设置于所述衬底的第一掺杂区、第二掺杂区以及栅电极；和第一电极，其设置于所述衬底，并与衬底形成反熔丝电容，所述第一电极与所述第一掺杂区连接，所述衬底、所述栅电极、所述第二掺杂区作为所述反熔丝单元的控制端口，通过所述控制端口向所述反熔丝单元写入数据，或者，通过所述控制端口确定所述反熔丝单元是否被写入数据。

可选地，在本实用新型的任一实施例中，所述反熔丝还包括第一绝缘层，所述第一绝缘层设置在所述第一电极与所述衬底之间。

可选地，在本实用新型的任一实施例中，所述场效应管还包括第二绝缘层，所述第二绝缘层设置在所述栅电极与所述衬底之间。

可选地，在本实用新型的任一实施例中，所述第二绝缘层以及所述第一绝缘层同时形成。

可选地，在本实用新型的任一实施例中，所述第一电极为多晶硅极板，和 /或，所述栅电极为多晶硅极板。

可选地，在本实用新型的任一实施例中，所述反熔丝还包括第一金属连接孔，所述第一掺杂区与所述第一电极通过所述第一金属连接孔连接。

可选地，在本实用新型的任一实施例中，所述第一金属连接孔为共享连接孔，所述第一掺杂区以及所述第一电极共用所述共享连接孔，以通过所述共享连接孔连接所述第一掺杂区以及所述第一电极。

可选地，在本实用新型的任一实施例中，所述反熔丝还包括第二金属连接孔以及金属连线层，所述第二金属连接孔用于连接第二掺杂区域与所述金属连线层，或者用于连接所述栅电极与所述金属连线层。

可选地，在本实用新型的任一实施例中，进一步包括隔离单元，所述隔离单元用于隔离所述反熔丝电容和与其邻反熔丝电容。

可选地，在本实用新型的任一实施例中，多个所述反熔丝单元成行列式排布形成反熔丝阵列，反熔丝阵列中相邻设置的两行或两列所述反熔丝电容共用一个所述隔离单元。

可选地，在本实用新型的任一实施例中，所述隔离单元为浅沟槽隔离单元或者第三掺杂区。

可选地，在本实用新型的任一实施例中，若所述隔离单元为所述浅沟槽隔离单元，则所述浅沟槽隔离单元与所述反熔丝电容的接触位置包括绝缘部。

可选地，在本实用新型的任一实施例中，若所述隔离单元为所述第三掺杂区，则所述衬底与所述第三掺杂区接触，且所述第三掺杂区域上设置有外接端口，以使所述衬底通过所述外接端口接出。

可选地，在本实用新型的任一实施例中，若所述衬底为P型衬底，则所述第一掺杂区、第二掺杂区均为N型掺杂；或者，若所述衬底为N型衬底，则所述第一掺杂区、第二掺杂区均为P型掺杂。

可选地，在本实用新型的任一实施例中，所述衬底与一固定电压连接。

为实现本实用新型实施例的目的，本实用新型实施例还提供了一种存储装置，其包括如上所述的反熔丝。

本实用新型实施例提供的技术方案中，反熔丝包括至少一个反熔丝单元，所述反熔丝单元包括：场效应管，其包括衬底和设置于所述衬底的第一掺杂区、第二掺杂区以及栅电极；和第一电极，其设置于所述衬底，并与衬底形成反熔丝电容，所述第一电极与所述第一掺杂区连接，所述衬底、所述栅电极、所述第二掺杂区作为所述反熔丝单元的控制端口，通过所述控制端口向所述反熔丝单元写入数据，或者，通过所述控制端口确定所述反熔丝单元是否被写入数据。通过将第一电极与衬底分别作为反熔丝电容的一对极板，可以省略反熔丝单元的一端口，且由于场效应管与反熔丝电容连接，即可将所述衬底、所述栅电极、所述第二掺杂区作为所述反熔丝单元的控制端口，通过调整场效应管的栅电极的电压以及第二掺杂区与衬底之间的电压差等来向反熔丝单元写入数据，或者读取已写入反熔丝单元的数据，使得反熔丝的操作方法更加简单。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型实施例中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例一提供的反熔丝的结构示意图；

图2a为图1所示反熔丝所对应的阵列版图；

图2b为图2a中一个反熔丝单元的结构示意图；

图3为本实用新型实施例二提供的另一种反熔丝的结构示意图；

图4为图3所示反熔丝所对应的阵列版图；

图5为本实用新型实施例三提供的一种反熔丝的结构示意图

图6为本实用新型实施例四提供的另一种反熔丝的结构示意图。

附图标记说明：101，基体；102，衬底；103，第一掺杂区；104，第二掺杂区；105，栅电极；106，第一电极；107，第一绝缘层；108，第二绝缘层； 109，第一金属连接孔；110，第二金属连接孔；111，金属连线层；112，浅沟槽隔离单元；113，绝缘部；114，场效应管；115，反熔丝电容；116，第三掺杂区；117，外接端口；21，反熔丝单元。

具体实施方式

以下将配合图示及实施例来详细说明本实用新型的实施方式，借此对本实用新型如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。

图1为本实用新型实施例一提供的反熔丝的结构示意图。

在具体使用时，反熔丝可以包括一个或多个反熔丝单元，例如图1中包括两个反熔丝单元，两个反熔丝单元对称设置在浅沟槽隔离单元112的两侧，如图1所示，每个反熔丝单元包括：场效应管114和第一电极104。场效应管 114包括衬底102和设置于所述衬底102的第一掺杂区103、第二掺杂区104 以及栅电极105；反熔丝单元还包括第一电极106，第一电极106设置在衬底 102上，并与衬底102形成反熔丝电容115，所述第一电极106与所述衬底102 作为所述反熔丝电容115的一对极板。在一具体应用中，场效应管114为NMOS 晶体管，当然场效应管114也可以为其他类型的场效应管。

本实施例中，所述第一掺杂区103与所述第一电极106连接(如通过图1 中的第一金属连接孔109连接)，所述衬底102、所述栅电极105、所述第二掺杂区104作为所述反熔丝单元的控制端口，通过所述控制端口向所述反熔丝单元写入数据，或者，通过所述控制端口确定所述反熔丝单元是否被写入数据。

反熔丝单元的各个控制端口可以与外部的控制芯片或控制电路连接，在向反熔丝单元中写入数据时，可以由控制芯片或控制电路控制，来调整所述第二掺杂区104与所述衬底102之间的电压差，以及调整所述栅电极105(或者称为第二电极)的电压，从而击穿所述反熔丝电容115，实现向所述反熔丝单元写入数据；或者，在确定反熔丝单元是否被写入数据时，可以由控制芯片或控制电路控制所述栅电极105的电压调整并对流经所述第二掺杂区104的电流进行检测，以确定所述反熔丝单元是否被写入数据。

本实施例提供的反熔丝，通过将第一电极106与衬底102分别作为反熔丝电容115的其中一个极板，可以省略反熔丝电容115的一个端口(即背景技术中反熔丝电容的另一极板)，从而减小了反熔丝单元的尺寸，进而减小了反熔丝的尺寸。

另外，本实施例中，通过调整场效应管114的第二掺杂区104与衬底102 的电压差以及调整栅电极105的电压等，实现向反熔丝单元写入数据，或者读取反熔丝单元中的数据，使得反熔丝的操作方法更加简单。

示例性地，比如在一具体应用场景中，当向反熔丝中的一个反熔丝单元写入数据时，可以在该反熔丝单元的栅电极105接第一电压，使得场效应管114 导通的同时，保证场效应管中生成有足够的电流沟道，进而使得场效应管可以流过足够击穿反熔丝电容115的电流，并可以在该反熔丝单元的第二掺杂区 104接第二电压，从而使得第二掺杂区104与衬底102之间的电压差为预设的击穿电压(在此过程中衬底102或下述第三掺杂区116端可以接地或0电平)。

在场效应管可以流过足够击穿反熔丝电容115的电流的前提下，当第二掺杂区104与衬底102之间的电压差为预设的击穿电压时，可以使得第一电极106与衬底102之间具有可以击穿反熔丝电容115的电压差，以向反熔丝单元中写入数据。例如，上述电流可以通过第一掺杂区103流至第一电极106，然后击穿反熔丝电容115，以向反熔丝单元中写入数据；当然，电流的流向也可以与上述相反。反熔丝电容115被击穿，可以代表向该反熔丝单元中写入的数据为0，也可以代表向反熔丝单元中写入的数据为1，本实施例不对此进行限定。

另外，由于第一掺杂区103与第一电极106连接(如通过图1中的第一金属连接孔109连接)，因此，若反熔丝电容115被击穿，会使得第一掺杂区 103直接与衬底102连接；若反熔丝电容115未被击穿，第一掺杂区与第一电极106连接，而第一电极106和衬底102为反熔丝电容的一对极板，则第一掺杂区103与衬底102之间通过反熔丝电容115连接。反熔丝电容被击穿或者不被击穿这两种状态下，流经第三掺杂区103的电流不同，导致流经第二掺杂区104的电流不同。因此，当需要读取反熔丝单元中写入的数据时，可以调整栅电极105的电压，使得场效应管114导通，同时，在第二掺杂区104外接一检测电路，从而通过所述检测电路检测流经第二掺杂区104的电流，确定反熔丝电容115是否被导通，进而可以确定所述反熔丝单元是否被写入数据，并进行数据的读取。

另外，本实施例中，所述衬底102可以与一固定电压连接(例如0V)，以保证反熔丝电容的极板的电压不会突变，使得在向反熔丝单元写入数据时，反熔丝电容115更容易被击穿；还使得在读取写入反熔丝单元的数据时，保证流经第二掺杂区104的电流比较稳定。

本实施例不对衬底102连接的固定电压的电压值、上述栅电极105连接的第一电压的电压值和上述第二掺杂区104连接的第二电压的电压值进行限定，只要其能够保证反熔丝电容115被击穿即可。例如，当衬底102连接的固定电压的电压值较低(如0V)时，为了击穿反熔丝电容115，上述第一电压在保证场效应管114开启并可提供足够的电流沟道的情况下，第二电压的电压值可以高于衬底102连接的固定电压的电压值；或者，当衬底102连接的固定电压的电压值较高(如10V)时，上述第一电压在保证场效应管114开启并可提供足够的电流沟道情况下，第二电压的电压值可以低于衬底102连接的固定电压的电压值。以下参照图1，对反熔丝的制造方法做简要说明。

(1)通过前段器件加工工艺在基体101上进行加工，得到具有衬底102、第一电极106、第一掺杂区103、栅电极105、第二掺杂区104的半导体器件，所述衬底、所述第一掺杂区、所述第二掺杂区和所述栅电极形成场效应管，所述第一电极与所述衬底形成反熔丝电容。

具体地，本实施例中，基体101可以为晶圆(例如硅晶圆)或其他加工半导体元件所用的载体，本实施例不进行限定。由于场效应管114是NMOS管，因此，在基体101上加工出具有P型器件阱掺杂区域，掺杂元素可以为硼等P 型掺杂元素，使衬底102为P型衬底，进一步地，在P型衬底上加工出场效应管114的第一掺杂区103、第二掺杂区104，第一掺杂区103以及第二掺杂区104均为N型掺杂，其掺杂元素可以为磷等N型掺杂元素。

本实施例中，第一掺杂区103为NMOS晶体管的源极，第二掺杂区104为 NMOS晶体管的漏极。当然，在本实用新型的其他实现方式中，第一掺杂区103 可以为NMOS晶体管的漏极，第二掺杂区104可以为NMOS晶体管的源极，本实用新型对此不进行限定。

本实施例或者其他实施例中，在第一掺杂区103以及第二掺杂区104之间还形成有栅电极105,栅电极105具体可以为多晶硅栅极，栅电极105以及衬底102之间还包括作为第二绝缘层108的栅氧化层，以构成一个NMOS晶体管，即上述场效应管114。

本实施例中，在第一电极106与衬底102之间还可以设置有第一绝缘层 107，以作为反熔丝电容115的介质，第一绝缘层107可为栅氧化层。

在加工时，可以通过电极加工工艺在所述衬底上形成所述第一电极以及所述栅电极。

具体地，当上述第二绝缘层108以及第一绝缘层107材料相同、且上述第一电极106与栅电极105的材料相同时，其可以通过MOS标准双栅极工艺先同时形成第二绝缘层108、第一绝缘层107，再同时形成栅电极105以及第一电极106，所述第一电极在所述第一绝缘层的上方，所述栅电极在所述第二绝缘层的上方，使得本实用新型的反熔丝只需通过加工MOS晶体管的加工工艺即可得到，无需增加如光罩等额外的工艺，节省了加工成本。

进一步地，若上述第二绝缘层108以及第一绝缘层107均为栅氧化物，则第一绝缘层107的厚度可以小于第二绝缘层108的厚度，例如第二绝缘层 108为厚栅氧化层，第一绝缘层107为薄栅氧化层，此处的“薄”“厚”仅是相对概念。

本实施例中，击穿所述反熔丝电容115的电流由场效应管114提供，若要击穿反熔丝电容115，需要场效应管114提供足够的电流，而较大的电流意味着场效应管114的第二掺杂区104需要接一较大的电压，而第二绝缘层108 为厚栅氧化层，则保证了场效应管114提供足以击穿反熔丝电容115的电流的同时，场效应管114本身不被击穿。

另外，由于向反熔丝单元写入数据时需要击穿反熔丝电容115，当第一绝缘层107为薄栅氧化层时，击穿反熔丝电容115需要的电压或电流较小，使得反熔丝电容115易被击穿，进而使得向反熔丝单元写入数据的难度较小。

(2)通过后段金属加工工艺在前段器件加工的基础上实现上述第一电极 106、第一掺杂区103等之间的电连接，还通过金属加工得到可外接的端口如栅极端口、漏极端口等。

本实施例中，具体地，可以通过后段金属加工工艺形成金属连接孔 (Contact)，其中，反熔丝单元还包括第一金属连接孔109，所述第一掺杂区103与所述第一电极106通过所述第一金属连接孔109连接。

本实施例中，以下对金属连接孔的形成工艺进行简要说明，下述第二金属连接孔、共享连接孔等可以与第一金属连接孔通过同样的后段金属加工工艺同时形成。具体地，先在已经经过前段器件加工工艺得到的半成品的上部增加一层绝缘层；然后在预设位置刻蚀，得到穿透绝缘层到达上述栅极、第一掺杂区、第二掺杂区等的通孔，在通孔内填充金属介质后即可得到金属连接孔。

通过设置第一金属连接孔109，可以直接在后段金属加工阶段实现第一掺杂区103以及第一电极106之间的连接，无需在后段金属加工阶段完成后，再设置外部连接，使得反熔丝单元的结构更加简单，加工更加方便。

进一步地，如图1所示，第一金属连接孔109可以为共享连接孔(Shared Contact)，共享连接孔即第一掺杂区103以及第一电极106共享的一个金属连接孔，与普通的金属连接孔不同的是，共享连接孔对工艺精度的要求较高，但一个共享连接孔与两个第一金属连接孔相比，所占用的面积更小，使用共享连接孔可以减小反熔丝单元的尺寸，进而减小反熔丝单元所占用的面积。

当然，本实施例中，也可以使用其他金属连接孔，例如下述实施例三中的金属连接孔，只要能够连接第一掺杂区103与第一电极106即可，本实施例在此不进行限定。当然，本实施例中，反熔丝中还可以包括具有其他用途的金属连接孔，本实施例对此不进行限定。

本实施例中，如图1所示，在后段金属加工工艺时，还可以通过后段金属加工工艺形成第二金属连接孔110以及金属连线层111，即反熔丝单元还可以包括第二金属连接孔110以及金属连线层111，第二金属连接孔110用于连接第二掺杂区104以及金属连线层111，或者用于连接所述栅电极105与所述金属连线层111，从而使得第二掺杂区104可以通过金属连线层111接出形成漏极，栅电极105可以通过金属连线层111接出形成栅极等。

当然，本实施例中，图1中仅仅为第一金属连接孔109、第二金属连接孔 110、金属连线层111的示意图，并不对第一金属连接孔109的数量、第二金属连接孔110的数量、金属连线层111的层数等进行限定。

另外，本实施例中，图2a为本实用新型实施例中的图1对应的反熔丝的阵列版图，图2b为图2a中一个反熔丝单元的结构示意图；需要说明的是，上述图1的结构图，如果参照图2a所示的阵列版图的话，是沿着水平方向的剖视图。

如图1所示，反熔丝包括两个示例性的对称设置反熔丝单元，即两个反熔丝电容115以及两个场效应管114对称设置，左侧的场效应管114以及左侧的反熔丝电容115互相之间电连接，右侧的场效应管114以及右侧的反熔丝电容115相互之间电连接，两侧之间需互不干扰。

为实现图1中的两个反熔丝单元中，左侧的反熔丝电容115与右侧的反熔丝电容115互不干扰，本实施例中，所述反熔丝还包括隔离单元，所述隔离单元用于隔离两个相邻设置的所述反熔丝电容115，使得两个相邻设置的反熔丝电容115互不干扰，可以正常工作。本实施例中，隔离单元为通过前段加工工艺进行加工形成的。

此外，若所述反熔丝阵列中包括相邻设置的两行或两列所述反熔丝电容，则相邻设置的两行或两列所述反熔丝电容共用一个所述隔离单元。

对应的，图2a示出的反熔丝的阵列版图中包括六个反熔丝单元21，图2a 中六个反熔丝单元组成3行*2列的行列式阵列版图，且2列反熔丝单元对称设置，每个反熔丝单元均包括一个反熔丝电容以及一个场效应管，则图2a所示的阵列版图中包括相邻设置的两列共六个反熔丝电容115，这六个反熔丝电容可根据行数分为三组，这三组所述反熔丝电容115可以共用一个所述隔离单元。图1上只示意出了其中两个反熔丝电容115以及两个场效应管114。

具体地，本实施例中，图1示出的隔离单元具体可以是浅沟槽隔离单元 112。浅沟槽隔离单元112可以通过浅槽隔离(Shallow Trench Isolation，简称STI)工艺在所述衬底上形成的，浅槽隔离工艺主要通过氮化硅掩膜经过淀积、图形化、刻蚀硅等工艺形成槽，并在槽中填充淀积氧化物，从而隔离所述反熔丝电容和与其相邻的反熔丝电容。

本实施例中，为了进一步使得反熔丝电容115更加容易被击穿，如图1所示，所述浅沟槽隔离单元112与所述反熔丝电容115的接触位置处设置有绝缘部113，所述绝缘部113用于减小所述反熔丝电容的击穿难度，进而使得向反熔丝单元写入数据的难度减小。

本实施例中，绝缘部113具体可以为浅沟槽隔离单元112与前述反熔丝电容115相交的位置形成的氧化凹槽(divot)，与上述的第一绝缘层107相比，氧化凹槽(divot)处的栅氧化层更加薄弱，使得所述反熔丝电容115的击穿难度降低，进而使得向反熔丝单元写入数据的难度减小；同时，由于氧化凹槽(divot)为小型凹槽，凹槽的形状导致氧化凹槽(divot)部分的电场分布与其他地方(如上述第一绝缘层107)相比更加集中，同样也会使得氧化凹槽(divot)处的栅氧化层易被击穿，进而降低反熔丝电容115的击穿难度，进而使得向反熔丝单元写入数据的难度减小。

当然，本实用新型的其他实现方案中，隔离单元还可以为氧化绝缘层，氧化绝缘层可以通过Field Oxide工艺实现，本实用新型中隔离单元只要能隔离两个相邻设置的反熔丝电容即可，本实施例不进行限定。

当然，图2a仅示例性的示出了反熔丝的阵列版图，本领域的技术人员可以根据图2a示出的阵列版图确定其他反熔丝的阵列版图，例如图2a中的阵列版图在横纵两个方向上分别进行扩展后的阵列版图等，这亦在本实用新型的保护范围内。反熔丝电容115以及其对应的场效应管114的数量以及位置等可以根据实际需要进行灵活配置。

图3为本实用新型实施例二提供的另一种反熔丝的结构示意图，图4为图3提供的一种反熔丝对应的阵列版图；需要说明的是，如果参照图4所示的阵列版图的话，图3的结构图是沿着图4中水平方向的剖视图，图3中示出的反熔丝与图1示出的反熔丝的差别在于，图3中的隔离单元通过掺杂形成，可以视为第三掺杂区116。

具体地，本实施例中，所述第三掺杂区116的掺杂类型与所述第一掺杂区103或者所述第二掺杂区104的掺杂类型相同，也可以不同，其只要能够隔离两个相邻设置的反熔丝电容115，并保证被隔离的反熔丝电容115可以被击穿即可。另外，本实施例中，由于第三掺杂区116的掺杂浓度高于衬底的掺杂浓度，使得通过第三掺杂区116可以提供强度较高的电流，较高的电流使得反熔丝电容115更容易被击穿。

另外，本实施例中，所述第三掺杂区116域上设置有外接端口117，以使所述衬底102通过所述外接端口117接出，从而实现衬底102与反熔丝外部的电路(如上述的控制芯片或控制电路)之间的电连接，例如衬底102通过外接端口117与一固定电压连接。

进一步地，如图4所示，与图2a相同的是，图4中同样示出了六个反熔丝单元，其分布方式与上述图2a中示出的分布方式相同,反熔丝单元的结构也与图2a中反熔丝单元的结构相同，其上的三组反熔丝电容115同样共用一个第三掺杂区116，第三掺杂区116上设置的一个外接端口117同样被三组反熔丝电容115共用。图3上只示意出了其中两个反熔丝电容115以及两个场效应管114。

图5为本实用新型实施例三提供的一种反熔丝的结构示意图；图5示出了经过后段金属加工后得到的反熔丝的结构示意图。

本实施例中，图5与上述图1的区别在于，连接第一掺杂区103以及第一电极106的第一金属连接孔109也可以为两个分离的子金属连接孔，两个子金属连接孔的一端分别与第一掺杂区103以及第一电极106连接，另一端通过金属连线层111连接，从而实现第一掺杂区103以及第一电极106的连接。与前述通过共享连接孔连接第一掺杂区103以及第一电极106相比，本实施例中，通过两个分离的子金属连接孔，可以使得本实用新型中提供的反熔丝在不支持共享连接孔加工工艺的平台中同样可以被制作。

图6为本实用新型实施例四提供的另一种反熔丝的结构示意图。本实施例中，与图5的区别在于，图5中的隔离单元为浅沟槽隔离单元112，图6中的隔离单元为第三掺杂区116。

本实用新型实施例还提供一种存储装置，其包括如上所述的反熔丝。

需要说明的是，上述对于数量的说明仅仅是为了对本实用新型实施例作出清楚地解释，并非特别性限定。

此外，本领域技术人员应该能够理解，上述的单元以及模块划分方式仅是众多划分方式中的一种，如果划分为其他单元或模块或不划分块，只要信息对象的具有上述功能，都应该在本实用新型的保护范围之内。

尽管已描述了本实用新型的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型范围的所有变更和修改。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。