版图结构的制作方法

本实用新型涉及半导体集成电路技术领域，特别涉及一种版图结构。

背景技术：

随着半导体集成电路的不断发展，通常期望可以通过减小集成电路内各个特征膜层的尺寸以及减小相邻特征膜层之间的间距，由此来增加特征膜层的集成密度。然而，随着特征膜层的排布密集程度的不断增加，在对所形成的具备较小尺寸的特征膜层执行进一步的加工时，其工艺难度也更大，从而更容易产生缺陷。

图1a和图1b为现有的一种半导体集成电路器件的形成方法在其制备过程中的结构示意图。所述形成方法包括：

首先，参考图1a所示，形成第一特征膜层1，所述第一特征膜层具有第一特征图案。具体的，所述第一特征膜层1例如包括多个环状子膜层1a，多个环状子膜层1a沿着第一方向(X方向)依次平行排布，以及所述环状子膜层1a沿着第二方向(Y方向)延伸；

接着，结合参考图1a和图1b所示，形成一遮盖掩膜层2在所述第一特征膜层1上，所述遮盖掩膜层2遮盖所述第一特征膜层1其环状子膜层1a的中间区域，并暴露出所述环状子膜层1a的端部区域，以利用所述遮盖掩膜层2使被遮盖的环状子膜层1a的中间区域被保留，并使每一个环状子膜层1a被截断为两条相互分隔的条状子膜层1b，并可由多条所述条状子膜层1b构成第二特征膜层。

其中，所述遮盖掩膜层2通常为矩形(即，所述遮盖掩膜层2在第二方向上的边界通常为直线型边界)，因此利用所述遮盖掩膜层2所界定出的多个条状子膜层1b其端部在第一方向(X方向)上对齐排布。

接着，继续参考图1b所示，在条状子膜层1b的端部上定义出一节点区，并形成节点接触层1c在所述节点区上。所述条状子膜层1b例如为传导线，一个所述节点接触层1c与一条条状子膜层1b电性连接，用于引出所述传导线。

然而，如图1b所示，由于多个条状子膜层1b其端部对齐排布，因此相邻的条状子膜层1b其相邻端部之间的距离较小，从而相应的限制了形成在端部上的节点接触层1c的尺寸，如此将容易导致节点接触层1c与条状子膜层1b之间存在较大的接触电阻；并且，预留给制备节点接触层1c时的工艺窗口较小，从而不仅使节点接触层1c其制备难度大，并且也极易引发节点接触层1c与邻近的条状子膜层1b发生短接的问题。

技术实现要素：

本实用新型的目的在于提供一种版图结构，以改善在版图结构中界定出的节点区，其与邻近图案存在较小的间距，从而不利于对节点区执行相关的工艺。

为解决上述技术问题，本实用新型提供一种版图结构，包括：

第一特征图案，所述第一特征图案包括至少一个第一子图案；以及，

掩膜图案，设置在所述第一特征图案的上方，所述掩膜图案具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向延伸；以及，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中；

其中，所述掩膜图案的所述遮盖图形区遮盖部分的所述第一子图案，并使每一所述第一子图案部分暴露于所述截断图形区，所述第一子图案中暴露于所述截断图形区的部位相对于所述第一子图案的中心线呈偏移配置，并将所述第一子图案中被遮盖的部分界定为多个分断的第二子图案，并且在所述第二特征图案的多个第二子图案相对于邻近第二子图案的多个突出段中定义有多个第一节点区和第二节点区，所述第一节点区和所述第二节点区分别靠近所述遮盖图形区的所述第一边界和所述第二边界，以使所述第一节点区和所述第二节点区邻近所述截断图形区。

可选的，所述第一特征图案包括多个所述第一子图案，所述第一子图案为环状子图案沿着所述第一方向依次平行排布；以及，所述环状子图案具有两条相互平行的线条，所述线条沿着所述第二方向延伸，并在其延伸方向上具有两个相对的第一线条端部和第二线条端部，所述环状子图案的两条所述线条的端部相互连接而具有连接部。

可选的，所述掩膜图案的所述遮盖图形区从所述环状子图案的中间区域至端部方向延伸遮盖所述环状子图案，以及对应所述第一边界的截断图形区暴露出所述环状子图案的其中一线条的第一线条端部，对应所述第二边界的截断图形区暴露出所述环状子图案中另一线条的第二线条端部，以将所述第一特征图案中的一个所述环状子图案界定为两个相互分隔的条状子图案，并由多个所述条状子图案构成所述第二特征图案。

可选的，所述截断图形区位于所述遮盖图形区的所述第一边界和所述第二边界之间的区域中，以由所述遮盖图形区围绕出所述截断图形区。

可选的，所述掩膜图案的所述遮盖图形区遮盖所述环状子图案的所述连接部，以从所述环状子图案的线条端部将所述环状子图案界定为两个所述条状子图案，并由所述线条和所述连接部构成所述条状子图案，并且在所述条状子图案的所述连接部上定义出所述第一节点区和第二节点区。

可选的，所述截断图形区的形状包括矩形、圆形或椭圆形。

可选的，所述截断图形区位于所述遮盖图形区的所述第一边界或所述第二边界上，并且从所述第一边界或所述第二边界往所述遮盖图形区的中心方向延伸，以使所述截断图形区从所述第一边界或所述第二边界嵌入到所述遮盖图形区中，对应同一边界上的多个所述截断图形区在所述遮盖图形区的边界之外相互连通。

可选的，所述掩膜图案的每一所述截断图形区暴露出所述环状子图案中的其中一线条的端部，并往远离遮盖图形区中心的方向延伸暴露出至少部分所述连接部。

可选的，所述环状子图案中的线条和部分连接部构成所述第二特征图案中的条状子图案，并且在所述条状子图案中所述线条和所述连接部的拐角连接处定义出所述第一节点区和所述第二节点区。

可选的，所述掩膜图案的所述截断图形区还暴露出所述环状子图案的全部所述连接部，并由所述环状子图案中的线条构成所述第二特征图案中的条状子图案，在所述条状子图案的端部上定义出所述第一节点区和所述第二节点区。

可选的，所述掩膜图案中，所述遮盖图形区的所述第一边界和所述第二边界均为波形边界，并且所述第一边界的波峰和波谷与所述第二边界的波峰和波谷相互对应，以使对应所述第一边界的所述截断图形区和对应所述第二边界的所述截断图形区分别暴露出每一环状子图案中的两条不同的线条。

可选的，所述第一边界和所述第二边界均为矩形波边界或弧形波边界。

可选的，相邻的所述条状子图案之间的平行向间隔尺寸小于光刻工艺的最小间距特征尺寸。

本实用新型还提供了另一种版图结构，包括：

第一特征图案，所述第一特征图案包括多个岛状子图案，并且在第一方向上的多个岛状子图案相互错开以呈现波形排布；

掩膜图案，设置在所述第一特征图案的上方，所述掩膜图案具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向波形延伸，以对应所述岛状子图案在第一方向上的波形排布；以及，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中；

其中，所述掩膜图案的所述遮盖图形区遮盖部分所述第一特征图案，以将所述第一特征图案中被遮盖的部分界定为第二特征图案；并且，在所述第二特征图案中定义有多个节点区，多个所述节点区分别靠近所述遮盖图形区的所述第一边界和所述第二边界，以使所述节点区邻近所述截断图形区。

可选的，所述掩膜图案中，所述遮盖图形区的所述第一边界和第二边界均为波形边界，以对应所述岛状子图案在第一方向上的波形排布；以及，所述第一边界和所述第二边界中凹入至所述遮盖图形区的边界界定出多个所述截断图形区，并且对应同一边界上的多个所述截断图形区在所述遮盖图形区之外相互连通。

可选的，所述遮盖图形区遮盖所述第一特征图案中的部分岛状子图案，以将所述第一特征图案中被遮盖的多个岛状子图案界定为第二特征图案，所述第二特征图案中的所述岛状子图案至少靠近所述第一边界和所述第二边界的部分定义为所述节点区。

可选的，相邻的所述岛状子图案之间的间隔尺寸小于光刻工艺的最小间距特征尺寸。

在本实用新型提供的版图结构中，掩膜图案具有遮盖图形区和多个截断图形区，并且多个截断图形区可灵活配置以靠近设置在遮盖图形区的边界上，从而在利用掩膜图案将第一特征图案界定为第二特征图案时，即可使所界定出的第二特征图案中靠近遮盖图形区边界的边缘部分即靠近截断图形区，并且该边缘部分在面对截断图形区的一侧上与邻近的第二特征图案中的其他部分之间存在较大的距离(两者之间至少间隔所述截断图形区)。因此，可以在第二特征图案中的靠近遮盖图形区边界的部分上定义出节点区，即所界定出的节点区相应的邻近截断图形区，并且节点区在面对截断图形区的一侧具有较大的空间区域。如此一来，在对节点区执行相应工艺时，即能够有效降低相应工艺的执行难度，例如当需要在节点区上制备节点接触层时，不仅可增加所形成的节点接触层的尺寸，并且还可有效改善所形成的节点接触层与邻近的其他膜层短接的问题，有利于增加节点接触层的工艺窗口。

附图说明

图1a～图1b为现有的一种半导体集成电路器件的形成方法在其制备过程中的结构示意图；

图2为本实用新型实施例一中的版图结构的示意图；

图3a为本实用新型实施例一中的半导体集成电路器件的形成方法在其制备第一特征膜层时的结构示意图；

图3b为本实用新型实施一中的半导体集成电路器件的形成方法在其制备第二特征膜层的结构示意图；

图4为本实用新型实施例二中的版图结构的结构示意图；

图5为本实用新型实施例二中的半导体集成电路器件的形成方法在其制备第二特征膜层时的结构示意图；

图6a为本实用新型实施例三中的版图结构的其中一种结构示意图；

图6b为本实用新型实施例三中的版图结构的另一种结构示意图；

图7为本实用新型实施例三中的半导体集成电路器件的形成方法在其制备第二特征膜层时的结构示意图；

图8为本实用新型实施例四中的版图结构的示意图；

图9a为本实用新型实施例四中的半导体集成电路器件的形成方法在其利用其中一种方法制备第一特征膜层时的结构示意图；

图9b为本实用新型实施例四中的半导体集成电路器件的形成方法在其利用另一种方法制备第一特征膜层时的结构示意图；

图10为本实用新型实施例四中的半导体集成电路器件的形成方法在其制备第二特征膜层时的结构示意图；

图11～图12为本实用新型实施例四中的半导体集成电路器件的形成方法在其制备通孔阵列的过程中的结构示意图。

其中，附图标记如下：

1-第一特征膜层；1a-环状子膜层；

1b-条状子膜层；1c-节点接触层；

2-遮盖掩膜层；

10-第一特征膜层；

11a-辅助线条；11-环状子膜层；

10A/10B/10C-第二特征膜层；

11A/11B/11C-条状子膜层；12A/12B/12C-节点接触层；

100-第一特征图案；110-环状子图案；

110a-110a’-中心线；

111-线条；112-连接部；

111X1-第一线条端部；111X2-第二线条端部；

100A/100B/100C/100D-第二特征图案；

110A/110B/110C/110D-条状子图案；

121A/121B/121C/121D-第一节点区；

122A/122B/122C/122D-第二节点区；

200A/200B/200C/200D-掩膜图案；

210A/210B/210C/210D-遮盖图形区；

220A/220B/220C/220D-截断图形区；

210X1-第一边界；210X2-第二边界；

30-第一特征膜层；31-岛状子膜层；

30A-第二特征膜层；

31a-第一线条；31b-第二线条；

31a’-第一岛状子膜层；31b’-第二岛状子膜层；

31c’-第三岛状子膜层；31d’-牺牲膜层；

32-介质材料层；

33A-通孔阵列；33-通孔；

300-第一特征图案；310-岛状子图案；

300A-第二特征图案；

400-遮盖掩膜层；

410-遮盖图形区；420-截断图形区；

410X1-遮盖图形区边界。

具体实施方式

以下结合附图和具体实施例对本实用新型提出的版图结构作进一步详细说明。根据下面说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

实施例一

图2为本实用新型实施例一中的版图结构的示意图，如图2所示，所述版图包括：

第一特征图案100，所述第一特征图案包括至少一个第一子图案；以及，

掩膜图案200A，具有遮盖图形区210A和多个截断图形区220A；所述遮盖图形区210A在第二方向(Y方向)上具有两个相对的第一边界210X1和第二边界210X2，所述第一边界210X1和所述第二边界210X2均沿着第一方向(X方向)延伸；以及，多个所述截断图形区220A分别设置在靠近第一边界210X1和第二边界210X2的区域中。

可以理解的是，在光刻工艺中，所述掩膜图案200A的遮盖图形区210A遮盖不需要被曝光的部分，以及所述截断图形区220A暴露出需要被曝光的部分。

继续参考图2所示，所述遮盖图形区210A遮盖所述第一特征图案100的所述第一子图案，并使每一所述第一子图案暴露于所述截断图形区220A，所述第一子图案中暴露于所述截断图形区220A的部位相对于所述第一子图案的中心线110a-110a’呈偏移配置(即，所述第一子图案中暴露在所述截断图形区220A中的部分偏离所述第一子图案的中心线110a-110a’)。所述掩膜图案200A用于将所述第一子图案中被遮盖的部分界定为分断的多个第二子图案(即，界定出的多个第二子图案为非连续的分断图案)。多个分断的所述第二子图案构成一第二特征图案100A，所述第二特征图案100A的多个第二子图案相对于相邻第二子图案具有多个突出段(具体而言，每一所述第二子图案相对于邻近第二子图案而言，具有突出所述邻近第二子图案的突出段，多个第二子图案相应的具备多个突出段)。以及，在所述第二特征图案100A的多个第二子图案的多个突出段中定义有第一节点区121A和第二节点区122A，所述第一节点区121A和所述第二节点区122A分别靠近所述遮盖图形区的所述第一边界210X1和所述第二边界210X2，以使所述第一节点区121A和第二节点区122A邻近所述截断图形区220A。

可以理解为，本实施例中，利用掩膜图案200A，对初始定义出的第一特征图案100进行截断，以排除被暴露出的部分第一特征图案，并由剩余的第一特征图案构成第二特征图案100A。其中，由于掩膜图案200A的多个截断图形区220A靠近第一边界210X1和第二边界210X2；即意味着，第一特征图案100中靠近第一边界210X1和第二边界210X2并对应在截断图形区220A中的部分被去除，以及第一特征图案100中靠近第一边界210X1和第二边界210X2且非对应所述截断图形区的部分被保留。由此，所构成的第二特征图案100A其靠近第一边界和第二边界的边缘部分即相应的邻近截断图形区220A，从而可以认为该边缘部分至少在面对截断图形区220A的一侧上能够存在较大的空白区域(这相应的使所述边缘部分从所述空白区域中突出，构成所述突出段)，以使所述突出段与邻近的第二特征图案中的其他部分之间存在较大的距离(例如，突出段与邻近的第二特征图案中的其他部分之间至少间隔所述截断图形区220A)。此时，在将该边缘部分定义为第一节点区121A和第二节点区122A时，即相当于使所述第一节点区121A和第二节点区122A至少在面对截断图形区220A的一侧上能够具有较大的空白区域，从而有利于降低后续对节点区所执行相关工艺的制备难度。

具体而言，在基于所述版图结构制备半导体集成电路器件时，即可使所形成的对应第二特征图案100A的特征膜层，其节点区的一侧存在较大的空白区域，如此一来，当需要在特征膜层的节点区上形成节点接触层时，一方面可以避免所形成的节点接触层会与邻近的其他膜层短接；另一方面，还可以增加节点接触层的面积，从而可有效增加节点接触层的工艺窗口，以降低节点接触层的制备难度。

尤其是，在基于间距倍增工艺(Pitch Doubling)定义出第一特征图案100时，则所述第一特征图案100中的各个子图案之间的间距将大大缩减，进而会使所界定出的第二特征图案100中的各个子图案之间也相应的具备更小的间距。此时，在形成与所述版图结构的第二特征图案100A相对应的特征膜层，并在特征膜层的节点区上形成节点接触层时，则必然容易导致节点区上的膜层与邻近的其他膜层短接。

本实施例中，第一特征图案100包括多个所述第一子图案，所述第一子图案为环状子图案110，并由所述环状子图案110截断形成的第二子图案可相应的为条状子图案110A，即多个条状子图案110A构成所述第二特征图案100A。具体的，多个所述环状子图案110沿着所述第一方向(X方向)依次平行排布，以及所述环状子图案110具有两条相互平行的线条111，所述线条沿着所述第二方向(Y方向)延伸，并在其延伸方向上具有两个相对的第一线条端部111X1和第二线条端部111X2。并且，所述环状子图案110的两条所述线条111的端部相互连接而具有连接部112，从而构成环状结构。

基于间距倍增工艺定义的第一特征图案100，则可相应的利用间距倍增工艺形成第一特征膜层，以使所述第一特征膜层具有所述第一特征图案100，即第一特征膜层包括多个第一子膜层，所述第一子膜层可以为环状子膜层。

图3a为本实用新型实施例一中的半导体集成电路器件的形成方法在其制备第一特征膜层时的结构示意图。结合图2和图3a所示，半导体集成电路器件的第一特征膜层的形成方法包括：

第一步骤，形成多条辅助线条11a在一衬底上；所述辅助线条11a沿着所述第二方向(Y方向)延伸，多条所述辅助线条11a在第一方向(X方向)依次排布；其中，多条所述辅助线条11a例如可直接利用一掩膜版，并通过光刻工艺直接定义出；

第二步骤，利用所述辅助线条11a的侧壁，形成环状侧墙在所述辅助线条11a的侧壁上，所述环状侧墙环绕辅助线条11a的侧壁，从而构成一环状子膜层11；

第三步骤，去除所述辅助线条11a，并由保留下的环状侧墙构成所述环子膜层11，如此即可在衬底上形成第一特征膜层10中的多个环状子膜层11，即第一特征膜层10具有第一特征图案100的图形。

应当认识到，在利用掩膜版执行光刻工艺而直接定义出的辅助线条11a中，由于受到光刻工艺窗口的限制，所形成的辅助线条11a其宽度尺寸最小仅能够达到最小线宽特征尺寸，以及相邻的辅助线条11a之间的间距最小仅能够达到光刻工艺的最小间距特征尺寸。而当利用所述辅助线条11a的侧壁并结合间距倍增工艺时，则能够形成线距和线宽均更小的线条，即，第一特征膜层10中环状子膜层11其单一线条的宽度尺寸远小于最小线宽特征尺寸，以及第一特征膜层10中相邻的环状子膜层11之间的间隔尺寸远小于最小间距特征尺寸。

具体而言，本实施例中，在利用光刻工艺直接定义出N条所述辅助线条11a时，若所述辅助线条11a的线宽等于光刻工艺其极限条件下的最小线宽特征尺寸，以及相邻的辅助线条11a的平行向间距等于光刻工艺其极限条件下的最小间距特征尺寸。然而，在进一步通过间距倍增工艺，即能够形成2N条沿着相同方向延伸的线条111，相对于直接利用光刻工艺定义出辅助线条11a而言，利用间距倍增工艺能够在同一衬底尺寸上定义出2倍的线条排布数量。

相应的，在版图结构中，第一特征图案100的环状子图案110其单一线条的宽度尺寸远小于光刻工艺的最小线宽特征尺寸，以及第一特征图案100中相邻的环状子图案110之间的间隔尺寸远小于光刻工艺的最小间距特征尺寸。

进一步的，第一特征图案100包括多个环状子图案110，则可利用所述掩膜图案200A将所述第一特征图案100中的一个环状子图案110截断为两个相互分隔的条状子图案110A，并由所述条状子图案110A构成所述第二特征图案100A。

继续参考图2所示，掩膜图案200A的遮盖图形区210A遮盖第一特征图案中各个环状子图案110的中间区域，并往所述环状子图案110在第二方向上的两个端部方向延伸遮盖所述环状子图案110，以及对应所述第一边界210X1的截断图形区220A暴露出所述环状子图案110的其中一线条111的第一线条端部111X1，对应所述第二边界210X2的截断图形区220A暴露出所述环状子图案110中另一线条111的第二线条端部111X2。如此，即可将所述第一特征图案100中的一个所述环状子图案110界定为两个相互分隔的条状子图案110A，并且由于两个截断图形区220A分别暴露出同一环状子图案110的不同线条，从而使所界定出的两个条状子图案110A具备相同或相近的长度尺寸。

进一步的，所述掩膜图案200A中截断图形区220A的数量可根据所述第一特征图案中的环状子图案数量进行设置，例如使一个环状子图案110对应两个截断图形区220A。本实施例中，第一特征图案100包括N个的环状子图案110，则可使掩膜图案200A中相应的设置有2N个截断图形区220A，2N个所述截断图形区220A数量平均地分别设置在靠近第一边界210X1和第二边界210X2的区域中。此时，对应第一边界210X1的N个所述截断图形区220A分别暴露出N个所述环状子图案110其第一个线条的第一线条端部111X1，对应第二边界210X2的N个所述截断图形区220A分别暴露出N个所述环状子图案110其第二个线条的第二线条端部111X2。即，同一环状子图案110对应有两个截断图形区220A，并分别设置在环状子图案110的两个端部上，以将一个所述环状子图案110截断为2个条状子图案110A，从而由N个环状子图案110界定出2N个相互分隔的条状子图案110A。

继续参考图2所示，本实施例中，所述截断图形区220A位于所述遮盖图形区210A的所述第一边界210X1和所述第二边界210X2之间的区域中，以由所述遮盖图形区210A围绕出所述截断图形区220A。即，本实施例中的截断图形区220被所述遮盖图形区210A围绕，而构成封闭式的截断图形区220A。所述截断图形区220A的形状为矩形、圆形或椭圆形等，并对应在所述环状子图案110其线条111的端部上。

此外，所述环状子图案110的两条线条111的端部连接处构成一连接部112。本实施例中，封闭式截断图形区220A仅暴露出所述环状子图案110的线条端部，而未暴露出所述环状子图案110的连接部112(即，遮盖图形区210A遮盖所述环状子图案110的连接部112)，以从所述环状子图案110的线条端部将所述环状子图案界定为两个所述条状子图案，因此由环状子图案110中界定出的条状子图案110A即包括部分线条111和连接部112。本实施例中，可使所界定出的条状子图案110A的形状例如为L形。进一步的，可在所界定出的每一条状子图案110A上定义出所述第一节点区121A和第二节点区122A，以于后续的工艺中在所述第一节点区121A和第二节点区122A上制备特定的元件。本实施例中，所述条状子图案110A的连接部112相对于邻近的条状子图案110A突出而构成突出段，从而可在所述条状子图案110A的连接部112上定义出所述第一节点区121A和第二节点区122A。每一条状子图案110A上均定义有一个节点区，其中所述条状子图案110A的连接部靠近第一边界，则可以认为所定义出的节点区为第一节点区121A，所述条状子图案110A的连接部靠近第二边界，则可以认为所定义出的节点区为第二节点区122A。

图3b为本实用新型实施一中的半导体集成电路器件的形成方法在其制备第二特征膜层的结构示意图。结合图2和图3a～图3b所示，基于图3a所形成的第一特征膜层10，在形成具有第二特征图案的第二特征膜层时，其形成方法可参考如下步骤。

步骤一，具体参考图3a所示，形成第一特征膜层10在一衬底上。如上所述，第一特征膜层10包括至少一个第一子膜层。本实施例中，第一特征膜层10包括多个第一子膜层，所述第一子膜层为环状子膜层11，因此可结合间距倍增工艺形成。

步骤二，结合图2和图3b所示，形成一遮盖掩膜层在所述第一特征膜层10上，所述遮盖掩膜层具有所述版图结构中的所述掩膜图案200A。即，所述遮盖掩膜层具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向延伸，多个所述截断图形区分别设置在靠近所述第一边界和所述第二边界的区域中。利用所述遮盖掩膜层的所述遮盖图形区遮盖所述第一特征膜层10的所述第一子膜层，并使每一所述第一子膜层部分暴露于所述截断图形区，所述第一子膜层中暴露于所述截断图形区的部位相对于所述第一特征膜层10的中心线10a-10a’呈偏移配置。

本实施例中，所述遮盖掩膜层从所述第一特征膜层10的环状子膜层11的中间区域至其端部方向延伸遮盖所述环状子膜层11，并且同一环状子膜层11中的两条线条，其延伸在相反方向上的端部均从截断图形区中暴露出，此时所述截断图形区相对于环状子膜层11的中心线偏移。

步骤三，结合图2和图3b所示，以所述遮盖掩膜层为掩膜刻蚀所述第一特征膜层的所述第一子膜层，所述第一特征膜层中被去除的区域构成一留白区，所述第一特征膜层的所述第一子膜层中被保留的部分形成多个分断的第二子膜层，多个所述第二子膜层构成第二特征膜层10A。本实施例中，第一特征膜层10中的一个环状子膜层11被分割为两个条状子膜层11A，并由多个所述条状子膜层11A构成所述第二特征膜层10A。由此，即使所形成的第二特征膜层10A具有如版图结构中的第二特征图案100A。

以及，在所述第二特征膜层10A中，其每一第二子膜层(即，条状子膜层11A)的端部即邻近所述留白区，并基于所述留白区使所述条状子膜层相对于邻近的其他子膜层而言具有突出段，从而可在所述突出段中定义有多个节点区。因此，多个条状子膜层11A相应的具有多个突出段，并在靠近第一边界的多个所述突出段中定义有第一节点区，靠近第二边界的多个所述突出段中定义有第二节点区，所述第一节点区和所述第二节点区邻近所述留白区。

具体的，所述条状子膜层11A具有相对的第一膜层端部和第二膜层端部，并且在相邻的两个条状子膜层11A中，其中一条状子膜层具有第一节点区并位于所述第一膜层端部，另一条状子膜层具有第二节点区并位于所述第二膜层端部。可以理解为，每一条状子膜层中延伸在相反方向上的第一膜层端部和第二膜层端部均邻近所述留白区，因此可将节点区设置在第一膜层端部和第二膜层端部上，并且还可使相邻的条状子膜层中的节点区错开设置(即，分别设置在第一膜层端部和第二膜层端部)，如此，以利于增加所形成的相邻节点接触层12A的间距。

进一步的，所述条状子膜层11A的形状接近于“L”形，其与第二特征图案的条状子图案110A相对应，其第一节点区和第二节点区的设置也可参考图2中第一节点区121A和第二节点区122A的设置。

步骤四，继续参考图3b所示，在形成第二特征膜层10A之后，还包括：形成节点接触层12A在所述第二特征膜层10A的第一节点区和第二节点区上。本实施例中，所述节点接触层12A形成在条状子膜层11A的端部上。

如上所述，所述第二特征膜层上的第一节点区和第二节点区邻近留白区，即预留给节点接触层12A一较大的形成空间，从而可改善所形成的节点接触层12A与邻近的膜层发生短接的问题，并且还可增加所述节点接触层12A的尺寸，同时有利于提高节点接触层的工艺窗口。

具体的，所述半导体集成电路器件例如为集成电路存储器，所述条状子膜层11A可进一步构成存储器的位线，以及所述节点结接触层12A可以为所述位线的接触垫，即所述接触垫与所述位线电性连接，用于引出所述位线。可见，本实施例中，由于能够形成尺寸更大的接触垫(节点接触层12A)，从而可有效降低接触垫与位线之间的接触电阻，并且还能够增加接触垫的制程工艺窗口，进一步保障所形成的接触垫的品质。

实施例二

图4为本实用新型实施例二中的版图结构的结构示意图。结合图2和图4所示，本实施例与实施例一的区别在于：掩膜图案的截断图形区为非封闭式截断图形区。

如图4所示，本实施例中的第一特征图案100具有多个环状子图案110。以及，掩膜图案200B中，所述截断图形区220B位于所述遮盖图形区210B的所述第一边界210X1或所述第二边界210X2上，并且从所述第一边界210X1或所述第二边界210X2往所述遮盖图形区210B的中心方向延伸，以使所述截断图形区220B从所述第一边界210X1或所述第二边界210X2嵌入到所述遮盖图形区210B中，多个所述截断图形区220B在所述遮盖图形区210B的边界之外相互连通。

可以认为，本实施例中，遮盖图形区210B的第一边界210X1和第二边界210X2均为波形边界，以及所述第一边界210X1和第二边界210X2的波形边界可进一步为矩形结构的波形边界，并且第一边界210X1的波形边界其波峰和波谷和第二边界210X2的波形边界其波峰和波谷相对应(例如，第一边界210X1其波形边界的波峰和第二边界210X2其波形边界的波峰位置对应，第一边界210X1其波形边界的波谷和第二边界210X2其波形边界的波谷位置对应)，如此，以使对应所述第一边界210X1的所述截断图形区220B和对应所述第二边界210X2的所述截断图形区220B分别暴露出每一环状子图案110中的两条不同的线条111。

由此，即构成了本实施例中的非封闭式截断图形区。可以理解为，所述遮盖图形区210B的第一边界210X1和第二边界210X2即构成了所述截断图形区220B靠近所述遮盖图形区210B的边界；或者，所述第一边界210X1和第二边界210X2即为所述遮盖图形区210B和所述截断图形区220B之间的交界线。

继续参考图4所示，与实施例一类似的，对应所述第一边界210X1的截断图形区220B暴露出所述环状子图案110的其中一线条的第一线条端部111X1，对应所述第二边界210X2的截断图形区220B暴露出所述环状子图案110中另一线条的第二线条端部111X2。例如，所述遮盖图形区210B在第一边界210X1上延伸遮盖所述环状子图案110的第一个线条的第一线条端部111X1，对应第一边界210X1的截断图形区220B则暴露出所述环状子图案110的第二个线条的第一线条端部111X1；类似的，所述遮盖图形区210B在第二边界210X2上延伸遮盖所述环状子图案110的第二个线条的第二线条端部111X2，对应第二边界210X2的截断图形区220B则暴露出所述环状子图案110的第一个线条的第二线条端部111X2。从而在相邻的两个条状子图案110B中，其中一个条状子图案的一个端部相对于另一个条状子图案的端部延伸出，即其中一个条状子图案中具有一个端部相对于另一个条状子图案延伸突出，进而使延伸突出的端部可用于构成突出段。

此外，本实施例中的截断图形区220B是从遮盖图形区210B的边界嵌入到遮盖图形区210B中的，并且多个截断图形区220B在遮盖图形区210B的边界外侧相互连通。因此，本实施例中，截断图形区220B在暴露出环状子图案110的其中一线条的端部的基础上，并进一步往远离遮盖图形区中心的方向延伸暴露出部分连接部112。

由此，本实施例中，即可使所界定出的条状子图案110B包括线条111和部分连接部112，此时所述线条111的端部和连接部112共同构成突出段。进一步的，可将第一节点区121B和第二节点区122B定义在所述条状子图案110B中线条111和连接部112的拐角连接处。

图5为本实用新型实施例二中的半导体集成电路器件的形成方法在其制备第二特征膜层时的结构示意图。其中，形成具有第二特征图案的第二特征膜层的步骤包括：

首先，形成第一特征膜层10在所述衬底上，所述第一特征膜层10可包括多个环状子图案，该步骤可参考实施例一；

接着，结合图4所示，形成遮盖掩膜层在所述第一特征膜层10上，所述遮盖掩膜层的图案与本实施例中的掩膜图案相对应；

接着，参考图5所示，刻蚀所述第一特征膜层，以形成第二特征膜层10B；其中，第一特征膜层10中的一个环状子膜层11被分割为两个条状子膜层11B，并由多个所述条状子膜层11B构成所述第二特征膜层10B。

本实施例中，第二特征膜层10B的所述条状子膜层11B的图形，对应图4所示的第二特征图案100B的条状子图案110B，因此第二特征膜层10B的所述条状子膜层11B具有第一延伸部和与之连接的第二延伸部，所述第一延伸部和所述第二延伸部分别对应图4所示的线条111和部分连接部112。

接着，继续参考图5所示，形成节点接触层12B在所述条状子膜层11B的第一延伸部和第二延伸部的拐角连接处，即在第一延伸部和第二延伸部的拐角连接处定义出节点区(对应图4所述的121B和122B)，并在节点区上形成所述节点接触层12B。

实施例三

本实施例中，掩膜图案的截断图形区也为非封闭式截断图形区。并且与实施例二相比，本实施例中的截断图形区还进一步暴露出环状子图案的全部连接部。

图6a为本实用新型实施例三中的版图结构的其中一种结构示意图，如图6a所示，所述掩膜图案200C中，每一所述截断图形区220C暴露出所述环状子图案110的其中一个线条111的端部，以及多个截断图形区220C在远离遮盖图形区的一侧相互连通并进一步暴露出所述环状子图案110的全部所述连接部112。即，掩膜图案200C的遮盖图形区210C仅遮盖环状子图案110的线条111，从而可由所述环状子图案中的线条111构成所述第二特征图案100C中的条状子图案110C。

本实施例中的版图结构，可界定出直线形的条状子图案110C。并且，相邻的条状子图案110C中，其中一个条状子图案110C的端部相对于与之相邻的另一条状子图案的端部延伸突出，延伸突出的端部构成突出段。例如，对应在同一个环状子图案110中，第一个条状子图案110C其线条的第一线条端部相对于第二个条状子图案110C其线条的第一线条端部延伸出，以及第二个条状子图案其线条的第二线条端部相对于第一个条状子图案其线条的第二线条端部延伸出。

由于本实施例中，直线型的条状子图案110C，并且每一条状子图案110C其线条的一个端部均从相邻的条状子图案中延伸出，因此，可在所述条状子图案110C其延伸出端部上直接定义出所述第一节点区121C和第二节点区122C。

此外，图6a示出的遮盖图形区210C其第一边界和第二边界均为矩形波边界。然而应当认识到，遮盖图形区其第一边界和第二边界还可以为弧形波边界(例如，呈现为波浪型结构)。

例如参考图6b所示，图6b为本实用新型实施例三的版图结构其另一种结构示意图。图6b中，掩膜图案200D的遮盖图形区210D其第一边界和第二边界均为波浪型结构的波形边界，相应的其截断图形区220D也以曲线式边界嵌入到遮盖图形区210D中。

结合参考图6a和图6b所示，图6b所界定出的第二特征图案100D其条状子图案110D，与图6a所界定出的第二特征图案100C其条状子图案110C的结构类似，均可界定出直线型的条状子图案。并且，在图6b所界定出的第二特征图案100D中，也可在所述条状子图案110D其延伸出的端部上直接定义出所述第一节点区121D和第二节点区122D。

图7为本实用新型实施例三中的半导体集成电路器件的形成方法其制备第二特征膜层的结构示意图。如图7所述，其形成方法包括如下步骤。

首先，形成第一特征膜层在衬底上，所述第一特征膜层具有第一特征图案，具体可参考实施例一和实施例二，此处不再赘述。

接着，形成遮盖掩膜层在所述第一特征膜层上，所述遮盖掩膜层具有例如图6a或图6b所示的掩膜图案。

接着，刻蚀所述第一特征膜层，并形成第二特征膜层10C，所形成的第二特征膜层10C即对应图6a或图6b所述的第二特征图案。即，所述第二特征膜层10C包括多个直线型的条状子膜层11C。以及，在形成第二特征膜层10C之后，可继续形成节点接触层12C在所述条状子膜层11C的端部上。

需要说明的是，实施例一至实施例三中的半导体集成电路器件例如可均为集成电路存储器，以及上述实施例中利用版图结构所界定出的第二特征图案可进一步对应集成电路存储器的多条位线。即，利用如上所述版图结构所形成的第二特征膜层(10A/10B/10C)即为存储器中的位线，第二特征膜层中的每一条状子膜层(11A/11B/11C)即为一条位线。以及，后续形成在每一条状子膜层上的节点接触层(12A/12B/12C)，即相应的形成在所述位线的端部上。

此外，利用以上所述的版图结构还可以用于形成集成电路存储器的字线。具体而言，利用如上所述版图结构所形成的每一条状子膜层即构成一条字线。以及，后续形成在每一条状子膜层上的节点接触层，即相应的形成在所述字线的端部上，用于引出所述字线。

综上实施例可知，在利用掩膜图案将第一子图案截断为多个分断的第二子图案时，通过使第一子图案中暴露于截断图形区中的部位相对于所述第一子图案的中心线呈偏移配置，如此一来即可使分断的第二子图案中具有相对于邻近的第二子图案凸出的突出段，此时第二子图案的突出段的外周围上在摒除了第一子图案时即存在较大的空白区域。基于此，在将该突出段定义为节点区，即相当于使所述节点区的外周围上能够具有较大的空白区域，从而有利于降低后续对节点区所执行相关工艺的制备难度。

实施例四

与上述实施例的区别在于，本实施例中，第一特征图案包括多个岛状子图案，并且在第二方向上的多个岛状子图案对齐排布，以及在第一方向上的多个岛状子图案相互错开以呈现波形排布。

图8为本实用新型实施例四中的版图结构的示意图，如图8所述，第一特征图案300包括多个岛状子图案310，以及在第二方向(Y方向)上的多个岛状子图案310对齐排布，在第一方向(X方向)上的多个岛状子图案310相互错开以呈现波形排布。本实施例中，多个岛状子图案310进一步呈现六方阵列排布，即多个岛状子图案310中等距相邻同一岛状子图案的六个岛状子图案呈现六方阵列排布。

继续参考图8所述，本实施例中的掩膜图案400，设置在所述第一特征图案300的上方，所述掩膜图案具有遮盖图形区410和多个截断图形区420，所述遮盖图形区410在第二方向(Y方向)上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向(X方向)波形延伸(例如，参考图8所示，所述遮盖图形区410的一遮盖图形区边界410X1为波形延伸)，以对应所述岛状子图案310在第一方向上的波形排布；以及，多个所述截断图形区420分别设置在靠近所述第一边界和所述第二边界的区域中。

本实施例中，掩膜图案400用于从所述第一特征图案300的多个岛状子图案310中截取部分岛状子图案，以界定出第二特征图案300A。

进一步的，所述第一边界和所述第二边界(例如参考遮盖图形区边界410X1)的边界中其凹入到遮盖图形区410的边界，即界定出多个所述截断图形区420，并且对应同一边界上的多个所述截断图形区420在所述遮盖图形区410之外相互连通。

因此，利用所述掩膜图案400的所述遮盖图形区410可遮盖所述第一特征图案300中的部分岛状子图案310，以将所述第一特征图案中被遮盖的多个岛状子图案310界定为第二特征图案300A。

本实施例中，可以将第二特征图案300A中靠近所述遮盖图形区边界410X1的所述岛状子图案310定义为节点区。即，在所述第二特征图案300A中所定义出的多个所述节点区分别靠近所述遮盖图形区的所述第一边界和所述第二边界，以使所述节点区邻近所述截断图形区420。此外，本实施例中，还可以将第二特征图案300A中的所有岛状子图案310均定义为节点区。

其中，所述第一特征图案300也可基于间距倍增工艺界定出，由此即可使所界定出的第一特征图案300中各个岛状子图案310之间具备更小的间距，并能够实现多个岛状子图案310的更为密集的排布方式。由此，也可基于间距倍增工艺，形成具有第一特征图案300的第一特征膜层。以下结合附图对本实施例中利用间距倍增工艺形成第一特征膜层的方法进行解释说明。

方法一

图9a为本实用新型实施例四中的半导体集成电路器件的形成方法其利用其中一种方法制备第一特征膜层时的结构示意图，具体参考图9a所示，所述第一特征膜层的形成方法包括如下步骤。

步骤一，形成多条第一线条31a在一衬底上，多条所述第一线条31a相互平行排布。

其中，多条所述第一线条31a即可利用间距倍增工艺形成，例如参考实施例一的附图3a所示：首先，形成多条辅助线条在衬底上；接着，利用所述辅助线条的侧壁，形成环状侧墙在所述辅助线条的侧壁上；接着，去除所述辅助线条，由此即可形成多个环状子膜层。所述环状子膜层即包括两条相互平行的第一线条31a，并且相邻的第一线条31a之间的间隔尺寸远远小于光刻工艺的最小间距特征尺寸。

步骤二，形成多条第二线条31b在所述衬底上，所述第二线条31b与所述第一线条31a相交，从而使第一线条31a和第二线条31b之间具备多个交叠区域；可以认为，所述交叠区域即对应第一线条31a中被第二线条31b覆盖的部分。

其中，所述第二线条31b也可采用间距倍增工艺形成。以及，所述第一线条31a和所述第二线31b之间的锐角夹角其角度例如介于50°～70°，如此即可使第一线条31a和第二线条31b界定出的多个交叠区域呈六方阵列排布。

步骤三，以所述第二线条31b为掩膜刻蚀所述第一线条，从而使第一线条中对应所述交叠区域的部分被保留，从而构成多个岛状子膜层31，并由多个所述岛状子膜层31构成第一特征膜层30，本实施例中的多个岛状子膜层31呈六方阵列排布。

由于第一线条31a和第二线条31b均采用间距倍增工艺形成，从而可以形成尺寸更小的第一线条31a和第二线条31b，并且使多条第一线条31a和多条第二线条31b具备更高的排布密集程度，因此相应的可使所界定出的岛状子膜层31具备较小的尺寸和较高的排布密集程度。

由此，即可使所形成所述第一特征膜层30具有如图8所示的第一特征图案300，即第一特征膜层30包括多个岛状子膜层31，并且在第一方向(X方向)上的多个岛状子膜层31相互错开以呈现波形排布。

方法二

图9b为本实用新型实施例四中的半导体集成电路器件的形成方法其利用另一种方法制备第一特征膜层时的结构示意图。具体参考图9b所示，所述第一特征膜层利用间距倍增工艺的第二种形成方法包括如下步骤。

步骤一，形成多个第一岛状子膜层31a’在一衬底上，相邻第一岛状子膜层31a’之间具备第一间隔尺寸。其中，所述第一岛状子膜层31a’可利用光刻工艺直接形成，因此相邻第一岛状子膜层31a’之间的所述第一间隔尺寸大于等于光刻工艺的最小间距特征尺寸。

本实施例中，以最终所形成第一特征膜层包括呈六方阵列排布的岛状子膜层为例进行解释说明，基于此多个第一岛状子膜层31a’可以为三角阵列排布，即相邻的三个第一岛状子膜层31a’分别构成三角形的三个顶角从而可围绕出三角形的形状。

步骤二，形成多个第二岛状子膜层31b’在一衬底上，相邻第二岛状子膜层31b’之间具备第二间隔尺寸，并且所述第二岛状子膜层31b’嵌入到相邻的第一岛状子膜层31a’之间，从而能够克服光刻工艺的精度限制，使第一岛状子膜层31a’和第二岛状子膜层31b’具备较高的排布密集程度。

本实施例中，相邻第二岛状子膜层31b’之间的第二间隔尺寸可以和相邻第一岛状子膜层31a’之间的第一间隔尺寸相同或相近。以及，多个第二岛状子膜层31b’也可以呈三角阵列排布，即相邻的三个第二岛状子膜层31b’分别构成三角形的三个顶角从而可围绕出三角形的形状。并且，相对于第一岛状子膜层31a’所围绕出的三角形，所述第二岛状子膜层31b’所围绕成的三角形为倒三角形，因此在将第二岛状子膜层31b’的倒三角形和第一岛状子膜层31a’的正三角形相互嵌套之后，可使三个所述第一岛状子膜层和三个所述第二岛状子膜层呈六边形排布，即进一步围绕出一六边形。

需要说明的是，此处所述的“倒三角形”和“正三角形”是相对而言的，因此也可以认为第二岛状子膜层31b’围绕出正三角形，第一岛状子膜层31a’围绕出倒三角形。

此时，即能够形成高密集排布的多个岛状子膜层。本实施例中，基于六边形排布的岛状子膜层，还可进一步提高最终所形成的第一特征膜层的排布密集程度。即，还可包括如下步骤。

步骤三，形成牺牲膜层31d’在所述第一岛状子膜层31a’和第二岛状子膜层31b’的侧壁上，并且在每一六边形中，六个岛状子膜层侧壁上的牺牲膜层31d’相互连接，进而围绕出一空洞在所述六边形的中心区域。

步骤四，填充第三岛状子膜层31c’在所述空洞中，并去除所述牺牲膜层，从而形成由第一岛状子膜层31a’、第二岛状子膜层31b’和第三岛状子膜层31a’构成的第一特征膜层。其中，第一岛状子膜层、第二岛状子膜层和第三岛状子膜层均构成了第一特征膜层30中的岛状子膜层31，并对应图8所示的第一特征图案300中的岛状子图案310。

在形成所述第一特征膜层30之后，即可进一步形成具有图8所示的掩膜图案400的遮盖掩膜层，以截取第一特征膜层30的部分并形成第二特征膜层。图10为本实用新型实施例四中的半导体集成电路器件的形成方法其制备第二特征膜层的结构示意图。以下结合附图对本实施例中的第二特征膜层的形成方法进行解释说明。

第一步骤，形成第一特征膜层30在一衬底上，所述第一特征膜层30可参考图9a或图9b所示，以利用间距倍增工艺形成。

第二步骤，参考图8所示，形成遮盖掩膜层在所述衬底上，所述遮盖掩膜层遮盖具有如图8所示的掩膜图案300A。即，所述遮盖掩膜层具有遮盖图形区和多个截断图形区，所述遮盖图形区在第二方向上具有两个相对的第一边界和第二边界，所述第一边界和所述第二边界均沿着第一方向波形延伸，以对应所述岛状子膜层31在第一方向上的波形排布方式遮盖部分所述岛状子膜层31，从而可将所述第一特征膜层30中被遮盖的多个岛状子膜层界定为第二特征膜层30A。

第三步骤，具体参考图10所示，以所述遮盖掩膜层刻蚀所述第一特征膜层，去除所述第一特征膜层中暴露出的岛状子膜层，以构成一留白区，并保留第一特征膜层中被遮盖的岛状子膜层31，并构成第二特征膜层30A。

如上所述，本实施例中可直接将靠近遮盖掩膜层边界的岛状子膜层定义为节点区，从而在后续的工艺中即相应的基于所述岛状子膜层31执行相应的工艺。本实施例中进一步将第二特征膜层30A中的所有岛状子膜层31均定义为节点区。

作为可选的方案中，还可基于所形成的第二特征膜层30A的岛状子膜层阵列，进一步形成通孔阵列，所述通孔阵列的图案也与图8所示的版图结构中的第二特征图案300A相对应。

图11～图12为本实用新型实施例四中的半导体集成电路器件的形成方法其制备通孔阵列的结构示意图。

首先，参考图11所示，在形成所述第二特征膜层30A之后，填充介质材料层32在所述第二特征膜层30A的岛状子膜层31的外周围，所述介质材料层32填充相邻岛状子膜层31之间的区域，并暴露出所述岛状子膜层31。

接着，参考图12所述，去除所述岛状子膜层31，以形成多个通孔33在所述介质材料层32中，如此即可形成与版图结构中的第二特征图案300A相对应的通孔阵列33A。

本实施例中，所述半导体集成电路器件也可以为集成电路存储器，进一步可以为动态随机存储器(Dynamic Random Access Memory，DRAM)，其中，所形成的通孔阵列33A例如用于进一步形成电容器阵列，一个通孔用于形成一个电容器，以使所形成的电容器具有对应通孔形状的筒状结构。因此，基于集成电路存储器的形成方法中，在形成所述通孔阵列之后，还可进一步在所述通孔中依次形成下电极、电容介质层和上电极，以构成存储电容器。

由于本实施例中，利用间距倍增工艺形成岛状阵列，因此所形成的通孔阵列也相应的是基于间距倍增工艺，从而有效提高了通孔阵列中多个通孔的排布密集程度，对应于后续所形成的电容器阵列而言即能够有效提高多个电容器的排布密集程度。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。