存储器结构的制作方法

本实用新型涉及半导体技术领域，尤其涉及一种存储器结构。

背景技术：

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在现有的3D NAND闪存结构中，控制栅极通常采用金属栅极，存在金属原子容易扩散的问题，且现有技术的控制栅极电阻较大，导致较大的RC延迟，影响3D NAND闪存的性能。

技术实现要素：

本实用新型所要解决的技术问题是，提供一种存储器结构，能够提高存储器的性能。

本实用新型提供一种存储器结构，包括：半导体衬底；位于所述半导体衬底上的堆叠结构，包括相互堆叠的绝缘层和栅极层，所述栅极层的材料为二维导电材料；贯穿所述存储堆叠结构至半导体衬底的沟道结构。

可选的，所述栅极层包括1～10层所述二维导电材料的单原子层。

可选的，所述栅极层的厚度为0.3纳米至3纳米。

可选的，所述栅极层的功函数为4.4eV～5.2eV。

可选的，所述栅极层的电阻率小于钨的电阻率。

可选的，所述栅极层的材料包括石墨烯和锡烯中的至少一种。

可选的，所述沟道结构包括位于沟道孔底部的衬底外延层、覆盖沟道孔侧壁的功能层以及位于所述功能层表面且填充满沟道孔的沟道介质层。

本实用新型的存储器结构包括绝缘层和栅极层的堆叠结构，所述栅极层的材料为二维导电材料，电阻率较低，能够降低RC延迟，能够缩短存储器的编程时间，提高存储器的性能。并且，二维导电材料的厚度较低，可以降低堆叠结构的厚度，提高存储器结构的存储单元密度。

附图说明

图1至图3为本实用新型的具体实施方式的存储器结构形成过程的结构示意图。

具体实施方式

下面结合附图对本实用新型提供的存储器结构的具体实施方式做详细说明。

请参考图1至图3，为本实用新型一具体实施方式的存储结构形成过程的结构示意图。

请参考图1，提供半导体衬底100，在所述半导体衬底100表面形成堆叠结构110，所述堆叠结构110包括相互堆叠的绝缘层111和栅极层112，所述栅极层112的材料为二维导电材料。

所述半导体衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体衬底100，在此不作限定。该具体实施方式中，所述半导体衬底100为单晶硅晶圆。

在所述半导体衬底100表面依次形成多层绝缘层111和多层栅极层112，绝缘层111和栅极层112相互间隔堆叠。该具体实施方式中，所述绝缘层111材料为氧化硅，在其他具体实施方式中，所述绝缘层111的材料还可以为氮氧化硅等其他绝缘介质材料。

所述栅极层112的材料为二维导电材料。二维导电材料的电子在二维平面内传导，散射率低或无散射，电阻率较低，作为栅极层材料，从而减少RC延迟。可以采用分子束外延、化学气相沉积工艺、碳化硅外延生长法、金属催化外延生长法或原子层沉积工艺形成所述栅极层112。所述栅极层112的厚度过大会导致导电性能下降。在本实用新型的具体实施方式中，所述栅极层112包括1～10层所述二维导电材料的单原子层。所述栅极层112的厚度可以为0.3纳米至3纳米。

作为栅极层112的材料，所述二维导电材料的功函数需满足要求，该具体实施方式中，所述栅极层112的功函数为4.4eV～5.2eV。可以通过调整栅极层112的材料以及形成工艺调整所述栅极层112的功函数。

所述栅极层112的电阻率小于钨的电阻率，与采用三维金属材料作为栅极相比，采用二维导电材料作为栅极层112具有更低的电阻，能够降低RC延迟，提高存储器的编程效率。并且，二维导电材料可逐层生长，厚度可控制得较低，可以降低堆叠结构的厚度，提高存储器结构的存储单元密度。

该具体实施方式中，所述栅极层112的材料为石墨烯。与常用的金属栅极材料W相比，石墨烯的电阻率小于W，且功函数与W接近，能够替代金属材料，作为栅极层112的材料，并提高存储器结构的性能。且石墨烯的原子不易扩散，无需额外形成扩散阻挡层，从而可以节约工艺步骤，降低栅极层的厚度。

在另一具体实施方式中，可采用分子束外延(MBE)，在所述绝缘层111表面，直接沉积固源碳原子形成石墨烯层。制备过程需要超高真空，以降低污染，作为外延基底的绝缘层111温度范围为600摄氏度至1200摄氏度。

在另一具体实施方式中，还可以采用化学气相沉积工艺形成石墨烯层。具体的，以甲烷(CH4)作为前驱体，以金属基底作为沉积基底，在金属基底表面采用化学气相沉积工艺形成石墨烯层之后，去除所述金属基底，将石墨烯层转移至所述绝缘层111表面。在其他具体实施方式中，也可以在所述绝缘层111表面直接化学气相沉积形成石墨烯层。

在其他具体实施方式中，所述栅极层112的材料还可以为锡烯等二维导电材料。

请参考图2，形成贯穿所述堆叠结构110的沟道孔200。

在所述堆叠结构110表面形成图形化掩膜层，所述图形化掩膜层的图形定义待形成的沟道孔200的位置和尺寸，以所述图形化掩膜层为掩膜，依次刻蚀所述堆叠结构110至半导体衬底100，形成所述沟道孔200。

可以采用等离子体刻蚀工艺依次刻蚀所述绝缘层111和栅极层112至所述半导体衬底100表面，形成所述沟道孔200。

在形成所述沟道孔200之前，还包括刻蚀所述堆叠结构100的边缘，形成台阶区域(图中未示出)。

请参考图3，在所述沟道孔200内形成贯穿所述堆叠结构110的沟道结构300。

形成所述沟道结构300具体包括：在所述沟道孔200底部形成衬底外延层301；在所述沟道孔200的侧壁表面形成功能层302；在所述功能层302表面形成填充满所述沟道孔200的沟道介质层303。

所述衬底外延层301的材料为多晶硅，在形成所述衬底外延层301之前，还包括采用干法或湿法工艺对所述沟道孔200底部进行预清洗，以去除所述沟道孔200底部的杂质等，以提高衬底外延层301的质量。

所述功能层302进一步包括依次堆叠的阻挡层、电荷捕获层、隧穿层以及沟道层。该具体实施方式中，所述功能层302为O-N-O-P(氧化硅-氮化硅-氧化硅-多晶硅)的复合层结构。

所述沟道介质层303的材料可以为氧化硅、氮氧化硅等绝缘介质材料。

上述具体实施方式的存储器结构的形成方法中，在半导体衬底表面直接形成绝缘层和栅极层的堆叠结构，可以节约工艺步骤。且所述栅极层的材料为二维导电材料，电阻较低，能够降低RC延迟，能够缩短存储器的编程时间，提高存储器的性能。并且，二维导电材料的厚度较低，可以降低堆叠结构的厚度，提高存储器结构的存储单元密度。

本实用新型的具体实施方式还提供一种存储器结构。

请参考图3，为本实用新型一具体实施方式的存储器结构的结构示意图。

所述存储器结构包括：半导体衬底100；位于所述半导体衬底100上的堆叠结构110，所述堆叠结构包括相互堆叠的绝缘层111和栅极层112；贯穿所述堆叠结构110至所述半导体衬底100的沟道结构。

所述半导体衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体衬底100，在此不作限定。该具体实施方式中，所述半导体衬底100为单晶硅晶圆。

该具体实施方式中，所述绝缘层111材料为氧化硅，在其他具体实施方式中，所述绝缘层111的材料还可以为氮氧化硅等其他绝缘介质材料。

所述栅极层112的材料为二维导电材料。二维导电材料的电子在二维平面内传导，散射率低或无散射，电阻率较低，作为栅极层材料，从而减少RC延迟。可以采用化学气相沉积工艺或原子层沉积工艺形成所述栅极层112。所述栅极层112的厚度过大会导致导电性能下降；所述栅极层112的厚度也不能过小，以避免栅极层112的沉积质量较低的问题。在本实用新型的具体实施方式中，所述栅极层112包括1～10层所述二维导电材料的单原子层。所述栅极层112的厚度可以为0.3纳米至3纳米。

作为栅极层112的材料，所述二维导电材料的功函数需满足要求，该具体实施方式中，所述栅极层112的功函数为4.4eV～5.2eV。可以通过调整栅极层112的材料以及形成工艺调整所述栅极层112的功函数。

所述栅极层112的电阻率小于钨的电阻率，与采用三维金属材料作为栅极相比，采用二维导电材料作为栅极层112具有更低的电阻，能够降低RC延迟，提高存储器的编程效率。并且，二维导电材料可逐层生长，厚度可控制得较低，可以降低堆叠结构110的厚度，提高存储器结构的存储单元密度。

该具体实施方式中，所述栅极层112的材料为石墨烯。与常用的金属栅极材料W相比，石墨烯的电阻率小于W，且功函数与W接近，能够替代金属材料，作为栅极层112的材料，并提高存储器结构的性能。

在其他具体实施方式中，所述栅极层112的材料还可以为锡烯等二维导电材料。

所述沟道结构包括形成于沟道孔底部的衬底外延层301、以及覆盖沟道孔侧壁的功能层302以及位于所述功能层302表面且填充满沟道孔的沟道介质层303。所述功能层302进一步包括自沟道孔侧壁表面依次堆叠的阻挡层、电荷捕获层、隧穿层以及沟道层。该具体实施方式中，所述功能层302为O-N-O-P(氧化硅-氮化硅-氧化硅-多晶硅)的复合层结构。所述沟道介质层303的材料可以为氧化硅。

上述具体实施方式的存储器结构中，栅极层的材料为二维导电材料，电阻较低，能够降低RC延迟，能够缩短存储器的编程时间，提高存储器的性能。并且，二维导电材料的厚度较低，可以降低堆叠结构的厚度，提高存储器结构的存储单元密度。

以上所述仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。