芯片内护城河结构的制作方法

本实用新型属于半导体集成电路领域，涉及一种芯片内护城河结构。

背景技术：

在半导体制程中，通常是将形成有集成电路的晶圆切割成一个个芯片(chip)，然后将这些芯片制作成功能不同的半导体封装结构。如图1所示，显示为晶圆的局部俯视图，晶圆中包含多个芯片101，相邻两芯片之间以切割道102(Scribe line，或称划片槽)相隔。每个芯片包括通过沉积、光刻、刻蚀、掺杂及热处理等工艺在基底上形成的器件结构、互连结构以及焊垫等。之后，沿切割道将晶圆切割为多个独立的芯片。

在对晶圆进行切割时，会将机械应力施加于所述晶圆上，因此，容易在切割而成的芯片内造成裂痕。在现有技术中，为了防止半导体芯片受到切割工艺的损害，会在每一芯片的器件区与切割道之间形成包围芯片的保护环103(Guard Ring)。

如图2所示，显示为图1的A-A’向剖面图，可见，现有技术中的保护环自下而上依次包括接触栓104、第一金属环105、第一插塞106、第二金属环107、第二插塞108、第三金属环109及钝化保护层110，其中，接触栓及第一金属环周围被介质层111围绕，第一插塞、第二金属环、第二插塞及第三金属环周围被介质层112围绕，介质层111与介质层112之间具有一SiCN扩散阻挡层113，钝化保护层自下而上依次包括氧化物层1101、氮化硅层1102及聚酰亚胺层1103，接触栓及第一插塞的材质可采用W，第一金属环的材质可采用Cu，第二金属环、第二插塞及第三金属环的材质可采用铝。为了加强金属与介质之间的连接，各接触栓、插塞及第二、第三金属环与介质层之间还具有粘着层114。

由于，现有的芯片保护环结构中包含多层金属层，制作工艺较为复杂，成本也较高，因此，如何提供一种新的防护结构，以降低工艺复杂度，并降低成本，同时提供良好的芯片防护效果，成为本领域技术人员亟待解决的一个重要技术问题。

技术实现要素：

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种芯片内护城河结构，用于解决现有技术中芯片保护环结构制作工艺复杂、成本较高的问题。

为实现上述目的及其他相关目的，本实用新型提供一种芯片内护城河结构，包括：

基板，所述基板上定义有芯片主体区域及环绕所述芯片主体区域的芯片周边区域；

扩散阻挡层，位于所述基板表面，所述基板内埋设有护城河环结构，位于所述芯片周边区域中且遮盖在所述扩散阻挡层之下；

介电层，位于所述扩散阻挡层表面；

金属互连结构及接合焊垫，位于所述介电层中，所述金属互连结构的导电金属层及所述接合焊垫位于所述芯片主体区域中；

钝化保护层，位于所述介电层表面；

其中，所述芯片内护城河结构具有开孔形成于所述芯片主体区域以暴露出所述接合焊垫；所述芯片内护城河结构还具有护城河凹槽结构，形成于所述芯片周边区域并且对准于所述护城河环结构，以阻断晶圆切割应力往所述芯片主体区域传递；所述护城河凹槽结构包括至少两个分立设置的槽环，其中，所述槽环往下延伸至所述介电层中，但未贯穿所述扩散阻挡层，所述开孔往下延伸至所述接合焊垫的表面。

可选地，所述护城河环结构包括至少两个分立设置的第一金属环及多个第一导电插塞，所述扩散阻挡层覆盖所述第一金属环，所述导电插塞连接于所述金属环下方，所述槽环纵向对准于所述第一金属环。

可选地，所述金属互连结构包括至少两层导电金属层，所述介电层中具有上层扩散阻挡层，所述上层扩散阻挡层位于其中一层所述导电金属层的上方，以防止这一层所述导电金属层的扩散，所述槽环的底面相对位于所述上层扩散阻挡层的顶面上包括所述介电层的非贯穿表面。

可选地，所述金属互连结构更包括对准在所述护城河环结构上至少两个分立设置的第二金属环及多个第二金属插塞于所述芯片周边区域的所述介电层中，所述第二金属环位于所述上层扩散阻挡层下方，所述第二金属插塞连接于所述第二金属环下方。

可选地，所述金属互连结构包括至少两层导电金属层，所述介电层中具有上层扩散阻挡层，所述上层扩散阻挡层位于其中一层所述导电金属层的上方，以防止这一层所述导电金属层的扩散，所述槽环的底面包括所述上层扩散阻挡层的露出表面。

可选地，所述金属互连结构更包括对准在所述护城河环结构上至少两个分立设置的第二金属环及多个第二金属插塞于所述芯片周边区域的所述介电层中，所述第二金属环位于所述上层扩散阻挡层下方，所述第二金属插塞连接于所述第二金属环下方。

可选地，所述槽环的底面相对位于所述扩散阻挡层的顶面上包括所述介电层的非贯穿表面。

可选地，所述槽环贯穿所述介电层，且所述槽环的底面包括所述扩散阻挡层的露出表面。

可选地，所述槽环的宽度范围是1～3μm，所述槽环的高度范围是2～10μm，相邻所述槽环的间距范围是4～90μm。

可选地，所述金属互连结构包括至少两层导电金属层，相邻两层所述导电金属层之间通过导电柱连接，且位于底层的所述导电金属层下方连接有底层导电柱。

可选地，所述芯片主体区域的所述基板中更形成有与所述护城河环结构位于同一层结构的导电金属层及多个导电插塞，所述导电插塞连接于所述导电金属层下方，所述金属互连结构穿通所述扩散阻挡层并连接于所述导电金属层上方。

可选地，所述钝化保护层自下而上依次包括第一二氧化硅层、氮化硅层及第二二氧化硅层。

可选地，所述芯片内护城河结构更包括聚合物层，位于所述钝化保护层上，所述槽环自所述聚合物层顶面开口，所述开孔自所述聚合物层顶面开口。

如上所述，本实用新型的芯片内护城河结构，具有以下有益效果：本实用新型的芯片内护城河结构在芯片周边区域布置槽环，槽环环绕芯片主体区域，可以有效阻断晶圆切割应力往芯片主体区域传递，从而防止芯片内裂痕的产生。本实用新型减少了金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本。

附图说明

图1显示为现有技术中晶圆的局部俯视图。

图2显示为图1的A-A’向剖面图。

图3显示为本实用新型于实施例一中晶圆的局部俯视图。

图4显示为图3的B-B’向剖面图。

图5-图13显示为实施例一中各步骤所呈现的剖面结构示意图。

图14显示为本实用新型的芯片内护城河结构于实施例二中所呈现的剖面结构图。

图15显示为本实用新型的芯片内护城河结构于实施例三中所呈现的剖面结构图。

图16显示为本实用新型的芯片内护城河结构于实施例四中所呈现的剖面结构图。

图17显示为本实用新型的芯片内护城河结构于实施例五中所呈现的剖面结构图。

图18显示为本实用新型的芯片内护城河结构于实施例六中所呈现的剖面结构图。

元件标号说明

101 芯片

102 切割道

103 保护环

104 接触栓

105 第一金属环

106 第一插塞

107 第二金属环

108 第二插塞

109 第三金属环

110 钝化保护层

1101 氧化物层

1102 氮化硅层

1103 聚酰亚胺层

111,112 介质层

113 SiCN扩散阻挡层

114 粘着层

200 切割道

I 芯片主体区域

II 芯片周边区域

201 基板

202 导电金属层

203 导电插塞

204 粘着层

205 第一金属环

206 第一导电插塞

207 粘着层

208 扩散阻挡层

209 介电层

209a 第一介电层

209b 第二介电层

210 金属互连结构

210a、210b 导电金属层

210c 导电柱

210c’ 导电柱通孔

210d 底层导电柱

211 接合焊垫

212 钝化保护层

212a 第一氧化物层

212b 氮化硅层

212c 第二氧化物层

213 聚合物层

213a 第一聚合物层开口

213b 第二聚合物层开口

214 槽环

215 开孔

216 上层扩散阻挡层

217 第二金属环

218 第二金属插塞

W 槽环的宽度

H 槽环的高度

D 槽环的间距

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图3至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

本实施例中，芯片内护城河结构制作于一晶圆上。请参阅图3，显示为所述晶圆的局部俯视图，所述晶圆中设置有多个芯片内护城河结构，相邻芯片内护城河结构之间通过切割道200间隔。

如图3所示，所述芯片内护城河结构定义有芯片主体区域I及环绕所述芯片主体区域I的芯片周边区域II，所述芯片周边区域II设有护城河凹槽结构，所述护城河凹槽结构包括至少两个分立设置的槽环214，所述槽环214环绕所述芯片主体区域I，用以阻断晶圆切割应力往所述芯片主体区域I传递。本实施例中，所述槽环214采用矩形环(图3仅示出了矩形环的两条边)，且所述槽环214的数量为3个，然而在其他实施例中，所述槽环214的形状也可以根据芯片的实际轮廓及器件布局进行调整，所述槽环214的数量也可以根据需要进行调整，例如为2～10个，此处不应过分限制本实用新型的保护范围。

请参阅图4，显示为图3的B-B’向剖面图，可见除了所述护城河凹槽结构，所述芯片内护城河结构更包括基板201、扩散阻挡层208、介电层209、金属互连结构210、接合焊垫211、钝化保护层212、聚合物层213以及开孔215，其中，所述扩散阻挡层208位于所述基板201表面，所述基板201内埋设有护城河环结构，所述护城河环结构位于所述芯片周边区域II中且遮盖在所述扩散阻挡层208之下，所述护城河环结构包括至少两个分立设置的第一金属环205及多个第一导电插塞206，所述第一导电插塞206与所述基板201的界面具有粘着层207，所述扩散阻挡层208覆盖所述第一金属环205，所述导电插塞206连接于所述第一金属环205下方。本实施例中，所述护城河凹槽结构对准于所述护城河环结构，且所述槽环214纵向对准于所述第一金属环205。所述介电层209位于所述扩散阻挡层208表面，所述金属互连结构210及所述接合焊垫211位于所述介电层209中，所述金属互连结构210的导电金属层及所述接合焊垫211位于所述芯片主体区域I中，本实施例中，所述接合焊垫211靠近所述芯片主体区域I边缘。所述钝化保护层212位于所述介电层209表面，所述聚合物层213位于所述钝化保护层表面，所述槽环214自所述聚合物层213顶面开口，并往下延伸至所述介电层209中，但未贯穿所述扩散阻挡层208，所述开孔215自所述聚合物层213顶面开口，并往下延伸至所述接合焊垫211的表面，以暴露出所述接合焊垫211。

具体的，所述槽环的宽度W范围是1～3μm，所述槽环的高度H范围是2～10μm，相邻所述槽环的间距D范围是4～90μm。本实施例中，所述槽环214的底面相对位于所述扩散阻挡层208的顶面上包括所述介电层209的非贯穿表面。

具体的，所述金属互连结构210包括至少两层导电金属层。本实施例中，所述金属互连结构210包括两层导电金属层210a、210b，相邻两层所述导电金属层之间通过导电柱210c连接，且位于底层的所述导电金属层210b下方连接有底层导电柱210d。所述导电金属层210a、210b及所述导电柱210c的材质包括但不限于钨、铜、铝等。

具体的，所述芯片主体区域I的所述基板中更形成有与所述护城河环结构位于同一层结构的导电金属层202及多个导电插塞203，所述导电插塞203连接于所述导电金属层202下方，所述金属互连结构210穿通所述扩散阻挡层208，并连接于所述导电金属层202上方。所述导电金属层202及所述导电插塞203的材质包括但不限于钨、铜、铝等。

具体的，所述钝化保护层212自下而上依次包括第一氧化物层212a、氮化硅层212b及第二氧化物层212c。所述第一氧化物层212a与所述第二氧化物层212c的材质包括但不限于二氧化硅，所述聚合物层213的材质包括但不限于聚酰亚胺，所述扩散阻挡层208的材质包括但不限于碳氮化硅。

作为示例，制造所述芯片内护城河结构包括以下步骤：

请参阅图5及图6，执行步骤S201：提供一基板201，所述基板表面具有一扩散阻挡层208，且所述基板上定义有芯片主体区域I及环绕所述芯片主体区域的芯片周边区域II，所述基板内埋设有护城河环结构，位于所述芯片周边区域II中且遮盖在所述扩散阻挡层208之下。所述护城河环结构包括至少两个分立设置的第一金属环205及多个第一导电插塞206，所述第一导电插塞206与所述基板201的界面具有粘着层207，所述扩散阻挡层208覆盖所述第一金属环205，所述导电插塞206连接于所述第一金属环205下方。本实施例中，所述护城河凹槽结构对准于所述护城河环结构，且所述槽环214纵向对准于所述第一金属环205。所述芯片主体区域I的所述基板中更形成有与所述护城河环结构位于同一层结构的导电金属层202及多个导电插塞203，所述导电插塞203连接于所述导电金属层202下方。作为示例，如图5所示，先形成多个导电插塞203及多个第一导电插塞206于所述基板201中，所述导电插塞203位于所述芯片主体区域I的所述基板中，所述第一导电插塞206位于所述芯片周边区域II的所述基板中。如图6所示，然后形成导电金属层202于所述导电插塞203上，形成第一金属环205于所述第一导电插塞206上，再形成扩散阻挡层208于所述基板上。

具体的，首先通过光刻工艺及刻蚀工艺形成导电插塞凹槽于所述基板中，然后沉积导电插塞材料(例如W)于所述导电插塞凹槽中，并通过化学腐蚀或化学机械研磨去除所述导电插塞凹槽外多余的导电插塞材料。为了增强所述导电插塞203及所述第一导电插塞206与所述基板201之间的结合，并减少导电插塞材料的扩散，可在沉积导电插塞之前先沉积一粘着层204、207于所述导电插塞凹槽的底面与侧壁。所述扩散阻挡层208用于防止所述导电金属层202、所述第一金属环205材料的扩散。所述扩散阻挡层208的材质包括但不限于碳氮化硅。

请参阅图7至图10，执行步骤S202：形成介电层209于所述扩散阻挡层上，并形成金属互连结构210及接合焊垫211于所述介电层209中，所述金属互连结构210的导电金属层及所述接合焊垫211位于所述芯片主体区域I，所述接合焊垫211靠近所述芯片主体区域I边缘。

具体的，所述金属互连结构210包括至少两层导电金属层。本实施例中，所述金属互连结构210包括两层导电金属层210a、210b，相邻两层所述导电金属层之间通过导电柱210c连接，且位于底层的所述导电金属层210b下方连接有底层导电柱210d。所述导电金属层210a、210b及所述导电柱210c的材质包括但不限于钨、铜、铝等。

作为示例，如图7所示，先形成第一介电层209a于所述扩散阻挡层208上，并形成底层导电柱210d于所述芯片主体区域I的所述第一介电层209a中，所述底层导电柱210d的材质可选用钨，图7显示为所述底层导电柱210d经过化学机械抛光后所呈现的结构。如图8所示，然后形成导电金属层210b于所述底层导电柱210d上，图8显示为导电金属层210b经过刻蚀图形化后所呈现的结构。如图9所示，接着形成第二介电层209b于所述第一介电层209a上，并形成导电柱通孔210c’于所述第二介电层209b中。如图10所示，再形成导电柱210c及导电金属层210a于所述第二介电层209b中，图10显示为导电金属层210a经过刻蚀图形化后所呈现的结构。所述第一介电层209a的材质可选用二氧化硅或低k介质。所述第二介电层209b的材质可选用二氧化硅或低k介质。

本实施例中，还进一步形成接合焊垫211(bond pad)于所述第二介电层209b中，所述接合焊垫211靠近所述芯片主体区域I边缘，用于封装测试。

请参阅图11，执行步骤203：形成钝化保护层212于所述介电层209上。

具体的，自下而上依次沉积第一氧化物层212a、氮化硅层212b及第二氧化物层212c作为所述钝化保护层212，所述第一氧化物层212a与所述第二氧化物层212c的材质可选用二氧化硅。

请参阅图12，执行步骤204：形成聚合物层213于所述钝化保护层212上。

具体的，所述聚合物层213的材质包括但不限于聚酰亚胺。本实施例中，还进一步将所述聚合物层213图形化，得到第一聚合物层开口213a及第二聚合物层开口213b，其中，所述第一聚合物层开口213a与所述接合焊垫211的位置相对应，所述第二聚合物层开口213b为环状，位于所述芯片周边区域II。所述第一聚合物层开口213a及第二聚合物层开口213b可通过光刻刻蚀或激光开孔等方法形成。

请参阅图13，执行步骤S205：形成开孔215于所述芯片主体区域I以暴露出所述接合焊垫211，并同步形成护城河凹槽结构于所述芯片周边区域II以阻断晶圆切割应力往所述芯片主体区域I传递，所述护城河凹槽结构对准于所述护城河环结构并且包括至少两个分立设置的槽环214，其中，所述槽环214自所述聚合物层213顶面开口，并往下延伸至所述介电层209中，但未贯穿所述扩散阻挡层208，所述开孔215自所述聚合物层213顶面开口，并往下延伸至所述接合焊垫211的表面。

具体的，通过刻蚀将所述第一聚合物层开口213a往下延伸至所述接合焊垫211的表面，将所述第二聚合物层开口213b往下延伸至所述介电层209中。本实施例中，所述槽环214的底面相对较位于所述扩散阻挡层208的顶面上包括所述介电层209a的非贯穿表面。

至此，制备得到了芯片内护城河结构。需要指出的是，在其他实施例中，所述金属互连结构210还可以具有更多层金属，且其制造工艺也不限于上述工艺流程，例如可以根据需要选择单大马士革工艺或双大马士革工艺，此处不应过分限制本实用新型的保护范围。

本实用新型的芯片内护城河结构在芯片周边区域布置槽环，槽环环绕芯片主体区域，可以有效阻断晶圆切割应力往芯片主体区域传递，从而防止芯片内裂痕的产生。由于槽环内没有金属填充，可以减少金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本。

实施例二

本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中所述槽环214自所述聚合物层213顶面开口，并往下延伸至所述介电层209中，且所述槽环214的底面相对位于所述扩散阻挡层208的顶面上包括所述介电层209a的非贯穿表面。而本实施例中，所述槽环214贯穿所述介电层209，且所述槽环214的底面包括所述扩散阻挡层208的露出表面，如图14所示。

实施例三

本实施例与实施例一采用基本相同的技术方案，不同之处在于，本实施例中，所述介电层209中具有上层扩散阻挡层216，所述上层扩散阻挡层216位于其中一层所述导电金属层的上方，以防止这一层所述导电金属层的扩散。请参阅图15，显示为本实施例中所述芯片内护城河结构所呈现的剖面结构示意图，作为示例，所述上层扩散阻挡层216位于所述导电金属层210b上方，且所述槽环214的底面相对位于所述上层扩散阻挡层216的顶面上包括所述介电层209b的非贯穿表面。所述上层扩散阻挡层216的材质包括但不限于碳氮化硅。

本实施例适用于所述导电金属层210b选用Cu或其他易扩散材质的情形。

实施例四

本实施例与实施例三采用基本相同的技术方案，不同之处在于，实施例三中所述槽环214自所述聚合物层213顶面开口，并往下延伸至所述介电层209中，且所述槽环214的底面相对位于所述上层扩散阻挡层216的顶面上包括所述介电层209b的非贯穿表面。而本实施例中，所述槽环214的底面包括所述上层扩散阻挡层216的露出表面，如图16所示。

实施例五

本实施例与实施例三采用基本相同的技术方案，不同之处在于，本实施例中所述金属互连结构210更包括对准在所述护城河结构上至少两个分立设置的第二金属环217及多个第二金属插塞218于所述芯片周边区域的所述介电层209中，所述第二金属环217位于所述上层扩散阻挡层216下方，所述第二金属插塞218连接于所述第二金属环217下方，如图17所示。

本实施例中，所述芯片周边区域II同时具有槽环214及金属环217，兼顾了二者的优点，并减少了金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本。

实施例六

本实施例与实施例五采用基本相同的技术方案，不同之处在于，实施例五中所述槽环214自所述聚合物层213顶面开口，并往下延伸至所述介电层209中，且所述槽环214的底面相对位于所述上层扩散阻挡层216的顶面上包括所述介电层209b的非贯穿表面。而本实施例中，所述槽环214的底面包括所述上层扩散阻挡层216的露出表面，如图18所示。

综上所述，本实用新型的芯片内护城河结构通过在芯片主体层的周边区域布置槽环，槽环环绕芯片主体层的中间区域，可以有效阻断晶圆切割应力往芯片内部传递，从而防止芯片内裂痕的产生。由于槽环内没有金属填充，可以减少金属材料的使用，不仅可以降低工艺复杂度，提升良率，还有利于降低生产成本。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。