一种高硼掺杂P型衬底TVS器件外延片的制作方法

文档序号:17366277发布日期:2019-04-09 22:30阅读:700来源:国知局
一种高硼掺杂P型衬底TVS器件外延片的制作方法

本实用新型涉及TVS器件,尤其是高硼掺杂P型衬底TVS器件的外延片,可用于结电容均匀性的改善。



背景技术:

长期以来,TVS器件(瞬态电压抑制二极管)被广泛地应用于电气系统的各类保护电路中。结电容是TVS器件的一个关键参数,它将直接影响器件及系统的高频特性。TVS器件通常包含两种极性,即顶部为阳极或顶部为阴极。对于顶部是阴极的TVS器件,通常在器件制作中使用P型硅外延和高硼掺杂的硅衬底材料。在器件制作中,涉及到高温扩散过程。这类热扩散过程,不仅发生在高浓度的离子注入区-用于在外延正面形成PN结,同时也会发生相邻硅片之间。因为硼在硅材料中具有大的扩散系数,来自于高掺杂衬底的硼掺杂将扩散到相邻硅片的正外延表面,并且扩散入硅外延内部,从而直接影响到有注入扩散形成的结区掺杂浓度。由于扩散管内部不均匀的热流模式,加上这种相邻衬底的硼掺杂浓度具有表面和深度的不均匀性,这种不均匀性将直接影响成品TVS器件的结电容均匀性。

为了避免P++衬底与P-外延表面之间的硼掺杂剂的扩散,有必要开发扩散路径阻断的技术。在工业半导体制作过程中,所有晶片都是自动加载到扩散舟内,且加载循序为外延表面保持同一方向。人为地将晶片外延面对面加载排列,或者每张晶片之间加载扩散隔离晶片在自动工艺流程中是不可行的。



技术实现要素:

本实用新型的目的是,提出使用双层背封介质的高硼掺杂P型衬底TVS器件外延片,即双层背封介质为氧化层加多晶硅层作为衬底背面的密封材料(背封材料)。该双层背封材料在扩散窗蚀刻工艺(氧化物蚀刻工艺)期间,可以有效地保留多晶层下的氧化层密封材料。

本实用新型的技术方案是,一种高硼掺杂P型衬底TVS器件的外延片,其特征是,在TVS器件外延片的P++衬底上设有氧化层加多晶硅层作为外延片衬底背面的密封材料,氧化层为二氧化硅层,二氧化硅层的厚度在0.1-1.5微米;在二氧化硅层表面设有多晶硅层,多晶硅的厚度在0.1-2.0微米。

有益效果,TVS器件基本结构如图2所示,由于背封材料中的二氧化硅层被多晶硅层保护,来自高掺杂衬底的硼掺杂剂量在高温扩散过程中被有效地阻挡。结区及其周围的掺杂水平保持均匀,从而得到良好的器件结电容均匀性。本实用新型所提出的背面双密封层是在晶片送至大规模晶片加工工序之前生成,从而避免了额外的外延加工工艺步骤,并节省了加工成本。针对相同芯片尺寸和电压等级的TVS器件测试数据表明,结电容Cj数值的标准偏差从未使用多晶隔离层的7.68,降低至使用多晶隔离层工艺后的1.63。电容的均匀性数据得到了约78.8%的改善。本实用新型所提出的技术改善了晶片中结电容Cj和同批晶片的均匀性,同时保持了TVS器件其它参数的稳定性,避免了额外的工艺步骤,降低了工艺成本。

附图说明

图1TVS器件的基本结构图;

图2为本实用新型TVS器件衬底材料带背封材料的结构示意图。

具体实施方式

如图2所示,为本实用新型TVS器件P++硅衬底材料的结构示意图。P++衬底上设有氧化层加多晶硅层的双层作为衬底背面的密封材料。氧化层为二氧化硅,是在P++硅衬底材料上经过热氧化生成。二氧化硅层的厚度在0.1-1.5微米。

在上述基础上,即在二氧化硅层表面在沉积多晶硅层,采用硅烷生长工艺生长多晶硅,多晶硅层的厚度在0.1-0.5微米。本实用新型所使用的具有双层背封层的P++硅衬底材料,按照图2所以的器件结构制备TVS器件,亦或采用其他制备工艺,均能有效地阻挡晶片间相互扩散的影响,保持PN结区掺杂浓度的均匀性,从而使得TVS器件结电容Cj均匀性在晶片内及同批号中不同晶片间保持稳定,相对于现有P++硅衬底材料均匀性得到明显改善。

当外延层正面扩散热氧化时,背面的二氧化硅由多晶硅层等保护,整个晶圆在外延制备时均有较好的性能。

在图2条件下,在热扩散过程中,高硼掺杂的P++硅衬底中的硼扩散源也会迁移,并跃迁到相邻晶片的正表面,这个热扩散过程和固态源扩散类似。这一额外的硼扩散过程会直接调制晶片正表面本来只由离子注入及扩散确定的掺杂浓度。同时,这一扩散过程和扩散炉管内的热流模式直接关联,炉管中的温度不均匀性会直接表达为这一额外叠加的掺杂浓度的不均匀性。最终,这一叠加的掺杂浓度不均匀性会影响到PN结区附近的掺杂浓度,与结区并联的杂散电容分布的均匀性。

在器件制备过程中,使用氧化物加多晶硅双层背封材料,在扩散孔腐蚀过程中(多为二氧化硅湿法腐蚀),背封外层的多晶硅层能有效地保护其内部的氧化层。在后继的热扩散过程中,保留的具有适当厚度的氧化层能有效地阻挡硼扩散源从P++衬底向相邻晶片正表面扩散。从而避免了这种非预期的掺杂-扩散机制影响结区周围的掺杂分布,保持了掺杂浓度在同一晶片内和同批号不同晶片间的均匀性。在电性能测量上,表征为同一晶片内和同批号不同晶片间的器件结电容的均匀性得到了明显的改善。

以上所述仅是本实用新型的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。

当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1