本发明属于功率半导体技术领域,涉及一种具有折叠槽栅的薄soiligbt(lateralinsulatorgatebipolartransistor,横向绝缘栅双极型晶体管)。
背景技术:
ligbt是兼具mosfet输入阻抗高、驱动简单以及bjt器件电流密度高和导通压降低的优势,且易于集成,相比ldmos具有更大的电流密度及更小的导通压降。
较之于常规的体硅技术,soi技术避免了体硅技术的泄漏电流大、关断损耗大等问题,且具有高速、低功耗、高集成度、寄生效应小、隔离特性良好、闭锁效应小以及强抗辐照能力等有点,被广泛应用在汽车电子、开关电源等消费电子产品中。
相比于厚顶层硅工艺,薄顶层硅在器件隔离和芯片集成上的工艺更简单,成本更低。传统的薄soiligbt利用顶层硅横向变掺杂技术(lateralvariationdopingtechnique)实现横向耐高压,如图1所示,该工艺热过程较长、热预算极大;并且,由于顶层硅过薄及硅氧界面载流子复合的存在,薄顶层硅的soiligbt存在正向导通压降过大、饱和电流不够高的问题;此外,横向变掺杂技术提高了soiligbt靠近集电极一侧漂移区掺杂浓度,使空穴注入新效率降低,器件的正向导通压降和电流能力进一步恶化。
技术实现要素:
针对上述问题,提出一种具有折叠槽栅的薄soiligbt。通过引入槽深不等的介质槽,产生空穴存储效应以实现电子注入效应来降低器件正向导通压降;同时,深度不等的介质槽调制漂移区电场、可使薄顶层硅在均匀掺杂的情况下实现横向耐高压,优化了工艺过程和热预算;通过折叠的槽栅来提高器件的饱和电流能力,并使电流均匀分布。介质槽和折叠槽栅可由刻蚀技术以及locos氧化技术等来实现。
本发明的技术方案是:
一种具有折叠槽栅的薄soiligbt,包括沿器件垂直方向自下而上层叠设置的衬底层结构1,埋氧层结构2和n型顶部半导体层结构3;所述n型顶部半导体层结构3表面延横向方向依次形成发射极结构、栅极结构和集电极结构;
所述发射极结构包括沿器件垂直方向分布的p型阱区4,以及位于p型阱区4上部的p型重掺杂区5和n型重掺杂区6;所述p型阱区4底部不与埋氧层结构2接触;所述p型重掺杂区5和n型重掺杂区6相互接触;所述p型重掺杂区5和n型重掺杂区6上表面共同引出发射极电极;
所述集电极结构包括n型阱区10和p型重掺杂区11;所述p型重掺杂区11位于n型阱区10上部;所述n型阱区10底部与埋氧层结构2相接触;所述p型重掺杂区11上表面引出集电极的电极;
其特征在于:
在器件上表面的俯视图中,以靠近发射极结构一侧为顶部,所述栅极结构呈“凹”字型,即,所述n型重掺杂区6的中部凸起并延伸入栅极结构的中部,使栅极结构形成在器件纵向方向折叠的槽栅;所述栅极结构包含形成槽底和槽壁的第一绝缘介质薄层7以及槽内填充的第一导电材料8;所述折叠槽栅的一侧与n型重掺杂区6和p型阱区4接触,深度不小于p型阱区4的深度且不与埋氧层结构2接触;所述第一导电材料8上表面引出栅极电极;
在栅极结构与集电极结构之间的n型顶部半导体层结构3的表面具有不等深的第二绝缘介质槽结构9,不等深的定义是沿器件横向方向,第二绝缘介质槽结构9的深度由靠近发射极结构一侧,向靠近集电极结构一侧递减;
所述器件纵向方向为同时与器件横向方向和器件垂直方向均垂直的第三维度方向。
进一步的,所述栅极结构的一侧与n型重掺杂区6和p型阱区4接触且另一侧与不等深的第二绝缘介质槽结构9接触。
进一步的,与n型重掺杂区6的中部凸起并延伸入栅极结构的中部相对应的是,p型重掺杂区5的中部也凸起,并延伸入n型重掺杂区6的凸起部位。
进一步的,所述p型重掺杂区5沿器件垂直方向延伸至深度与p型阱区4相同。
本发明还提供了另一种方案,所述栅极结构与发射极结构位置翻转,即p型重掺杂区5的一侧与第二绝缘介质槽结构9接触。
本发明的有益效果为,相比于传统ligbt,具有更高的饱和工作电流和更小的导通损耗;相比传统的薄膜soiligbt工艺过程,具有更低的热预算;相比厚顶层硅igbt,本发明的器件隔离和芯片集成上的工艺更简单,成本更低。
附图说明
图1为传统薄膜soiligbt结构示意图;
图2为实施例1的结构示意图;
图3为实施例2的结构示意图;
图4为实施例3的结构示意图;
图5为实施例4的结构示意图;
图6为实施例5的结构示意图;
图7为实施例6的结构示意图;
具体实施方式
下面结合附图和实施例,详细描述本发明的技术方案。
实施例1
如图2所示一种具有折叠槽栅的薄soiligbt,包括沿器件垂直方向自下而上所设衬底层结构1,埋氧层结构2和n型顶部半导体层结构3;所述顶部半导体层结构表面形成发射极结构、栅极结构、不等深的第二绝缘介质槽结构9和集电极结构;所述发射极结构包括沿器件垂直方向分布的p型阱区4,以及位于p型阱区4上部的p型重掺杂区5和n型重掺杂区6;所述p型阱区底部不与埋氧层结构2接触;所述p型重掺杂区5和n型重掺杂区6相互接触;所述p型重掺杂区5和n型重掺杂区6上表面共同引出发射极电极;
器件沿垂直方向视图中,栅极结构为“凹”型槽栅,形成在器件纵向折叠的槽栅;所述栅极结构包含槽底和槽壁的第一绝缘介质薄层7以及槽内填充的第一导电材料8;所述折叠槽栅的一侧与n型重掺杂区6和p型阱区4接触且另一侧与不等深的第二绝缘介质槽结构9接触,深度不小于p型阱区4的深度且不与埋氧层结构2接触;所述第一导电材料8上表面引出栅极电极;所述折叠槽栅的一侧与n型重掺杂区6和p型阱区4接触且另一侧与不等深的第二绝缘介质槽结构9接触,集电极结构在不等深的第二绝缘介质槽结构9的另一侧;
所述不等深的第二绝缘介质槽结构9沿器件横向分布且深度由发射极结构向集电极结构阶梯性递减;所述集电极结构包括n型阱区10和p型重掺杂区11;所述p型重掺杂区11位于n型阱区10上部;所述n型阱区10底部与埋氧层结构2相接触;所述p型重掺杂区11上表面引出集电极的电极。
本例的工作原理为:
采用纵向折叠槽栅、漂移区非等深介质槽结构,介质槽底部不与埋氧层相接触。正向耐压时,非等深介质槽调制横向电场分布,使得漂移可以采用均匀掺杂而非横向变掺杂。因此器件可以实现横向耐高压,同时集电极载流子注入效率提高,器件正向导通压降降低。同时介质槽可以实现对空穴载流子的物理阻挡,提升空穴浓度,产生空穴存储效应以实现电子注入增强效应,进一步降低器件的导通压降。纵向折叠槽栅极大提升沟道密度,使得器件饱和工作电流密度极大提升且沟道电流分布均匀。
相对于传统薄膜soiligbt结构,本例的结构具有更低的正向导通压降,同时具有更大饱和电流能力。
实施例2
如图3所示,本例与实施例1的区别在于,本例所述n型重掺杂区6为与槽栅相同的“凹”型,所述p型重掺杂区5沿器件垂直方向视图为“t”形且与折叠槽栅互补。其工作机理与实施例1相同,“t”形分布的p型重掺杂区5增大了空穴收集面积,缩短了空穴流通的路径,提升器件抗闩锁能力。
实施例3
如图4所示,本例与实施例2的区别在于,本例所述p型重掺杂区5沿器件垂直方向延伸且深度与p型阱区4相等。其工作机理与实施例2相同,且垂直方向延伸的p型重掺杂区5加快了关断时的空穴抽取速度,可以改善关断速度和抗闩锁能力。
实施例4
如图5所示,本例与实施例1的区别在于,本例所述发射极结构两侧分别与栅极结构和第二绝缘介质槽结构9接触,所述折叠槽栅的一侧与n型重掺杂区6和p型阱区4接触;集电极结构在不等深的第二绝缘介质槽结构9的另一侧。本例的工作机理与实施例1相同,其区别在于p型重掺杂区5具有空穴旁路的作用,加快了抽取空穴,极大提升器件抗闩锁能力,同时电子流动路径也变变短。
实施例5
如图6所示,本例与实施例4的区别在于,本例所述n型重掺杂区6为与槽栅相同的“凹”型,p型掺杂区5沿器件垂直方向视图为“t”形且与折叠槽栅互补。本例的工作机理与实施例4相同,“t”形分布的p型重掺杂区5增大了空穴收集面积,提升器件抗闩锁能力。
实施例6
如图7所示,本例与实施例5的区别在于,本例所述p型重掺杂区5沿器件垂直方向延伸且深度与p型基区相等。本例的工作机理与实施例5相同,且垂直方向延伸的p型重掺杂区5加快了关断时的空穴抽取速度,可以改善关断速度和抗闩锁能力。