在侧向外延薄膜上自对准形成图形及制备外延材料的方法与流程

本公开涉及半导体制备技术领域，尤其涉及一种在侧向外延薄膜上自对准形成图形及制备外延材料的方法。

背景技术：

衬底材料与外延材料之间存在晶格失配和热失配，会导致外延层位错密度较高。目前，降低位错密度可以采用v/iii比调制外延、高温退火、缓冲层、图形化衬底等技术。在图形化衬底上进行材料的侧向外延，利用图形倾斜面的镜像力作用，部分位错会随着外延材料的横向生长而向空气隙弯曲并终止在空气隙的界面，导致侧向外延合并区域位错湮灭，从而有效地降低侧向外延合并区域外延材料中的位错密度，实现高质量外延材料的制备。专利申请号为cn201310738594.1的中国专利文献公开的iii族氮化物半导体结构及其制造方法和专利申请号为cn201610799873.2的中国专利文献公开的一种基于金属有机化学气相沉积(mocvd)侧向外延制备低位错密度algan薄膜的方法及algan薄膜，均提到了这种基于图形化衬底进行侧向外延而得到低位错密度外延材料的方法。

为进一步降低外延材料的位错密度，shin-ichinagahama等人在蓝宝石上制作gan图形薄膜进行一次侧向外延完全合并后，以相同的方法再次制备同样尺寸的gan图形薄膜进行二次侧向外延。相比于一次侧向外延，经过二次侧向外延后外延层中的位错密度得到了很大的降低。然而，两次相同图形的侧向外延很难实现图形的精确对准；同时，基于侧向外延的原理，这种两次相同图形的侧向外延仅可进一步降低合并区域的位错密度，垂直生长区域的位错仍旧很高。

为实现整个外延材料中位错密度的降低，通过排布互补的图形化衬底进行侧向外延，以第一次侧向外延的垂直生长区域作为第二次侧向外延的合并区域，进行第二次侧向外延，使该区域位错密度降低，而实现整个外延材料中位错密度的进一步降低。然而这种图形互补的侧向外延的难度在于互补图形的对准，如何精确实现微米甚至纳米级图形间的对准，是目前的技术难题。

公开内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种在侧向外延薄膜上自对准形成图形及制备外延材料的方法，以缓解现有技术中外延材料的位错密度较高等技术问题。

(二)技术方案

在本公开的一个方面，提供一种在侧向外延薄膜上自对准形成图形的方法，包括：s1：制备图形化衬底；s2：在图形化衬底上通过侧向外延合并生长的方式，制备表面合并的侧向外延薄膜；s3：通过在步骤s1所制备的图形化衬底背面进行曝光处理使得在步骤s2所制备的侧向外延薄膜上自对准形成图形并制备自对准图形化光刻胶。

在本公开实施例中，所述s1包括：s1.1：在一平面衬底上制备掩膜层；s1.2：制备图形化的胶掩膜；s1.3：利用步骤s1.2所制备的胶掩膜图形化衬底；以及s1.4：清除掩膜层，完成图形化衬底的制备。

在本公开实施例中，所述步骤s3，包括：s3.1：在步骤s2所制备的侧向外延薄膜上旋涂光刻胶；以及s3.2：采用衬底背面曝光的自对准工艺制备自对准图形化光刻胶掩膜。

在本公开实施例中，步骤s1中所述图形化衬底包括：单一材料衬底或复合材料衬底。

在本公开实施例中，所述单一材料包括：蓝宝石、aln、ga2o3、sic、金刚石、石英玻璃中任意一种；所述复合材料衬底即在单一材料衬底上形成另一材料的图形化外延薄膜，所述图形化外延薄膜的材料包括：aln、ga2o3。

在本公开实施例中，所述掩膜层的制备材料包括二氧化硅。

在本公开实施例中，步骤s2中制备合并的侧向外延薄膜的方法包括：金属有机化学气相沉积、分子束外延、超高真空化学气相沉积、常压及减压外延。在本公开实施例中，s1.2中制备图形化的胶掩膜上的图形包括：圆形、长条形或多边形。

在本公开的另一发明，提供一种在侧向外延薄膜上自对准形成图形制备外延材料的方法，包括：s1：制备图形化衬底；s2：在图形化衬底上通过侧向外延合并生长的方式，制备表面合并的侧向外延薄膜；s3：通过在步骤s1所制备的图形化衬底背面进行曝光处理使得在步骤s2所制备的侧向外延薄膜上自对准形成图形并制备自对准图形化光刻胶；s4：以步骤s3所制备的自对准图形化光刻胶为掩膜对侧向外延薄膜进行加工；以及s5：清除自对准图形化光刻胶掩膜，完成外延材料的制备。

在本公开实施例中，重复s2至s5，制备多层侧向外延薄膜的外延材料。

(三)有益效果

从上述技术方案可以看出，本公开在侧向外延薄膜上自对准形成图形及制备外延材料的方法至少具有以下有益效果其中之一或其中一部分：

(1)精确实现了图形的自对准，使其与图形化衬底上的图形互补或相同；

(2)选取低位错密度区域制备器件，或进一步侧向外延使整个外延材料中位错密度降低，有利于提高基于此外延材料制备的器件的效率和光电性能。

附图说明

图1为本公开实施例利用矩形图形化衬底制备的一种互补图形外延材料的剖面示意图。

图2为本公开实施例在侧向外延薄膜上自对准形成图形的方法的流程示意图。

图3为本公开实施例衬底和外延薄膜的剖面示意图。

图4为本公开实施例图形化复合衬底的剖面结构示意图和俯视示意图。

图5为本公开实施例制备完第一次侧向外延薄膜的外延片剖面示意图。

图6为本公开实施例图5所示器件表面旋涂光刻胶的结构示意图。

图7为本公开实施例图6所示器件完成第一次侧向外延薄膜图形化处理的外延片剖面结构示意图。

图8为本公开实施例图7所示器件去除光刻胶后的外延片剖面结构示意图。

图9为本公开实施例完成二次侧向外延的外延片剖面结构示意图。

图10为本公开实施例在侧向外延薄膜上自对准形成图形及制备外延材料的方法流程示意图。

【附图中本公开实施例主要元件符号说明】

1-衬底；2-外延薄膜；3-图形化外延薄膜；4-矩形沟槽；5-矩形台面；6-第一层侧向外延薄膜；7-空气隙；8-光刻胶；9-图形化光刻胶；10-第一层侧向外延图形化薄膜；11-第二层侧向外延薄膜。

具体实施方式

本公开提供了一种侧向外延薄膜上自对准形成图形的方法，其利用在图形化衬底上侧向外延生长中产生的空气隙对光的反射和折射作用，使从衬底背面垂直入射的光通过空气隙而发散，通过非空气隙而汇聚，从而在空气隙上方形成非曝光区，在非空气隙上方形成曝光区，完成图形的自对准，进一步的，基于该方法，可通过图形转移工艺制备低位错密度的纳米或微米柱、条等，应用于发光二极管(led)、激光器、太阳能电池、异质结双极晶体管(hbt)、高电子迁移率晶体管(hemt)等高性能半导体器件；或可进一步进行二次侧向外延，从而降低整个外延材料中位错密度，有利于提高基于此外延材料制备的器件的效率和光电性能。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

在本公开实施例中，提供一种在侧向外延薄膜上自对准形成图形的方法，通过侧向外延薄膜中的空气隙对光的反射和折射作用从衬底背面进行曝光处理，精确实现微米或纳米级图形化衬底的自对准。结合图1至图9所示，所述在侧向外延薄膜上自对准形成图形的方法，包括：

s1：制备图形化衬底；

s2：在图形化衬底上通过侧向外延合并生长的方式，制备表面合并的侧向外延薄膜；

s3：通过在步骤s1所制备的图形化衬底背面进行曝光处理使得在步骤s2所制备的侧向外延薄膜上自对准形成图形。

在本公开中，步骤s1中所述衬底可为单一材料的图形化衬底，材料包括：蓝宝石、aln、ga2o3、sic、金刚石、石英玻璃等可以透过曝光光刻胶对应的紫外线的材料；或所述图形化衬底可为两种材料的图形化复合衬底，即在单一材料衬底上形成另一材料的图形化外延薄膜，该图形化外延薄膜的材料包括：aln、ga2o3等可以透过曝光光刻胶对应的紫外线的材料，可为非掺杂、n型导电或p型导电材料。本公开以图形化复合衬底为具体实施例进行说明，即在衬底1上形成图形化外延薄膜3(材料为aln)，其是利用mocvd方法生长的外延薄膜2图形化所得到的。

在本公开实施例中，经过步骤s1至s3制备而成的外延材料如图1所示，所述图形化外延薄膜3的厚度是1微米，图形为矩形，宽度为400纳米、周期为1微米，矩形台面5的高度400纳米。所述第一层侧向外延薄膜6的材料为aln，厚度是3.5微米。所述光刻胶8为正性光刻胶。

所述衬底1的制备材料包括：蓝宝石；

所述步骤s1，包括：

s1.1：在一平面衬底上制备掩膜层：

首先在衬底1上利用mocvd制备外延薄膜2，形成复合平面衬底。如图3所示。接着在外延薄膜2上沉积二氧化硅，作为后续刻蚀外延薄膜2的掩膜层。掩膜层二氧化硅的厚度优选200～400纳米。

步骤s1中生长外延薄膜的方法还包括：分子束外延(mbe)、超高真空化学气相沉积(uhvcvd)、常压及减压外延(atm&rpepi)等。

s1.2：制备图形化的胶掩膜：

此实施例中的图形化工艺为纳米压印。在二氧化硅掩膜层上旋涂纳米压印光刻胶，光刻胶的厚度可通过选择光刻胶、调节涂胶机转速或涂胶次数来控制，光刻胶的厚度优选200～800纳米。利用纳米压印机进行纳米压印，压印过程中紫外照射以完成光刻胶的固化，实现图形从压印模板到压印胶的快速复制，作为后续刻蚀二氧化硅层的胶掩膜层。此处压印模板的沟槽宽度为400纳米、周期为1微米，即对应下一步骤中形成的矩形沟槽4的宽度为400纳米、周期为1微米。

s1.3：利用步骤s1.2所制备的胶掩膜图形化衬底：

以图形化的压印胶为胶掩膜，将压印胶上的图形转移到二氧化硅掩膜层上形成图形化的二氧化硅掩膜。接着使用去膜剂、丙酮等有机溶剂去除残留的压印胶。再以图形化的二氧化硅为掩膜，将二氧化硅掩膜层上的图形转移到外延薄膜2上制备出图形化外延薄膜3，使图形化外延薄膜3上形成多条相互平行的矩形沟槽4和多个相互平行且独立的矩形台面5。图形化外延薄膜3上的矩形沟槽4的宽度为400纳米、周期为1微米，矩形台面5的高度400纳米。此实施例中，图形转移工艺为干法刻蚀。

s1.4：清除掩膜层，完成图形化衬底的制备。

湿法刻蚀去除残留的二氧化硅掩膜层，完成图形化复合衬底的制备。其是由衬底1和图形化外延薄膜3所组成的，其结构剖面示意图和俯视示意图如图4所示。

在本公开中，图形化衬底可以是直接在平面衬底做图形，或者是如上述实施例在衬底上先生长外延薄膜然后再图形化外延薄膜。

在本公开实施例中，如图5所示，步骤s2中，在步骤s1所制备的图形化外延薄膜3上通过侧向外延合并生长的方法，制得表面合并的第一层侧向外延薄膜6，并由于侧向外延的作用原理在矩形沟槽4上方形成空气隙7，如图5所示。至此，完成了侧向外延，在衬底1与图形化外延薄膜3的界面处，高密度的位错产生并不断向上延伸，通过第一层侧向外延薄膜6的侧向外延，有部分位错会随着侧向生长而向矩形沟槽4上的空气隙7弯曲并终止在空气隙7的界面，即使侧向外延合并区域的位错密度得以降低，但在矩形台面5上方即垂直生长区域的位错密度仍旧很高。

所述步骤s3，包括：

s3.1：在步骤s2所制备的侧向外延薄膜上旋涂光刻胶；

所述光刻胶为正性光刻胶或负性光刻胶，在本公开实施例中，在第一层侧向外延薄膜6上旋涂一层正性光刻胶8，如图6所示。

s3.2：采用衬底背面曝光的自对准工艺制备自对准图形化光刻胶掩膜；

在衬底1的背面进行曝光处理，由于第一层侧向外延薄膜6中的空气隙7对光的反射和折射作用，使从衬底背面垂直入射的光通过空气隙而发散，通过非空气隙而汇聚，从而在空气隙上方形成非曝光区，在非空气隙上方形成曝光区；此具体实施例中的光刻胶8为正性光刻胶时，曝光区部分发生分解反应变为可溶型物质，经过显影后留下非曝光区部分，即自对准形成与图形化复合衬底图形互补的自对准图形化光刻胶掩膜9，如图1所示。

如步骤s3.1中旋涂的为负性光刻胶，则步骤s3.2后，自对准图形化光刻胶掩膜图形与使其与图形化复合衬底的图形相同。

进一步的，还可将其应用到低位错密度的纳/微米柱、条等结构的制备中，具体包括：

s4：以步骤s3所制备的自对准图形化光刻胶为掩膜对侧向外延薄膜进行加工；

自对准图形化光刻胶掩膜9为掩膜，将自对准图形化光刻胶掩膜9上的图形转移到第一层侧向外延薄膜6上制备出第一层图形化侧向外延薄膜10，使第一层图形化侧向外延薄膜10上形成多条相互平行的矩形沟槽4和多个相互平行且独立的矩形台面5。如图7所示。

s5：清除自对准图形化光刻胶掩膜，完成外延材料的制备。

湿法刻蚀去除残留的自对准图形化光刻胶掩膜9。如图8所示。

在本公开实施例中，若步骤s1中所利用的图形化的胶掩膜的图形为矩形，则制备出的图形化外延薄膜3的图形也为矩形，进而制备而成的为低位错密度的纳米或微米条结构，若步骤s1中所利用的图形化的胶掩膜的图形为矩形为圆形，最终制备而成的为低位错密度的纳米或微米柱结构，可应用于led、激光器、太阳能电池、hbt、hemt等高性能半导体器件的制作。综上所述，本公开提出的一种在侧向外延薄膜上自对准形成图形后制备外延材料的方法，可用于制备低位错密度的纳米或微米柱、条等外延材料，有利于提高器件的效率和光电性能。

进一步的，在本公开实施例中，除了进行一次侧向外延，还可重复步骤s2至s3进行多次侧向外延，实现整个外延材料中位错密度的降低，如图9所示，本具体实施例中，进行二次侧向外延，第二层侧向外延薄膜11的材料为a1n，厚度是3.5微米，外延方法为mocvd。具体包括：

在第一层图形化侧向外延薄膜上二次侧向外延生长薄膜材料。

如图1所示，第一层图形化侧向外延薄膜10上进行侧向外延制得第二层侧向外延薄膜11，并由于侧向外延的作用原理在矩形沟槽4上方形成空气隙7，完成了二次侧向外延，在第一层图形化侧向外延薄膜10与第二层侧向外延薄膜11的界面处，高密度的位错产生并不断向上延伸，通过第二层侧向外延薄膜11的侧向外延，有部分位错会随着侧向生长而向矩形沟槽4上的空气隙7弯曲并终止在空气隙7的界面，使第二层侧向外延薄膜11的合并区域(即第一层侧向外延薄膜6的垂直生长区域)的位错密度得以降低，而使整个外延材料的位错得以进一步降低。如图9所示。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开在侧向外延薄膜上自对准形成图形及制备外延材料的方法有了清楚的认识。

综上所述，本公开提供了一种在侧向外延薄膜上自对准形成图形及制备外延材料的方法，利用侧向外延产生的空气隙对光的反射和折射作用精确实现图形的自对准。基于该方法，可通过图形转移工艺制备低位错密度的纳米或微米柱、条等，用于制备高性能半导体器件；或可进一步进行二次侧向外延，降低第一次侧向外延中垂直生长区域的错位密度，从而实现整个外延材料中位错密度的降低，有利于提高基于此外延材料制备的器件的效率和光电性能。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到「约」的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。