本申请涉及通信技术领域，特别是涉及一种应用于5g通信系统的介质滤波器、制备介质滤波器的方法及通信设备。
背景技术：
随着通信技术的突飞猛进，特别是即将到来的5g通信时代，对系统架构提出更为苛刻的技术要求，在实现高效、大容量通信的同时，要求系统模块必须做到高度集成化、小型化、轻量化、低成本。如5gmassivemimo技术在实现系统信道从目前的8或者16信道，进一步扩展为32、64甚至128信道的同时，要求系统整机架构尺寸不能过大，甚至还需实现一定程度的小型化。微波滤波器作为系统的核心部件，其性能参数、尺寸大小、成本优劣均对系统的性能、架构尺寸、成本造成较大的影响。
本申请的发明人在长期的研发工作中发现，介质滤波器具有小型化、高性能的特点，受到越来越多的关注。现有的介质滤波器为实现传输零点，通常会在非级联的介质块之间搭建介质耦合件，以实现交叉耦合，但现有的带交叉耦合的介质滤波器的结构复杂，且体积较大。
技术实现要素：
本申请主要解决的技术问题是提供一种介质滤波器、制备介质滤波器的方法及通信设备，以解决上述问题。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种介质滤波器，该介质滤波器包括：至少两层介质块，彼此间隔设置，并分别包括顺次级联的至少两个介质谐振单元；第一介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置的两个介质谐振单元之间进行耦合，以形成主耦合路径；第二介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置但沿主耦合路径非相邻设置的两个介质谐振单元之间进行耦合，且第二介质耦合件对两层介质块的由第一介质耦合件所耦合的两个介质谐振单元以外的其他两个介质谐振单元进行耦合，以形成cq交叉耦合路径；其中，所述至少两层介质块、所述第一介质耦合件以及所述第二介质耦合件一体烧结成型，所述介质滤波器的材料至少包括氧化锌、二氧化硅和氧化镁。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种制备介质滤波器方法，用于制备上述介质滤波器，所述方法包括：
提供对应氧化锌、二氧化硅和氧化镁的原材料；
添加有机溶剂和磨球并进行一次球磨；
将所述一次球磨得到的料浆烘干，并通过煅烧得到陶瓷体；
粉碎所述陶瓷体，添加有机溶剂和磨球并进行二次球磨；
将所述二次球磨得到的料浆烘干；
将得到的粉体与粘结剂混合成浆料进行造粒；
在与所述介质滤波器的形状匹配的模具中干压成型；以及
去除粘结剂并再次烧结，以得到一体烧结成型的至少两个介质块、第一介质耦合件以及第二介质耦合件；
在所述至少两个介质块、所述第一介质耦合件以及所述第二介质耦合件外表面涂覆电磁屏蔽层，以得到所述介质滤波器。
为解决上述技术问题，本申请采用的又一个技术方案是：提供一种通信设备，该通信设备包括上述的介质滤波器及天线，介质滤波器与天线耦接，介质滤波器用于对天线的收发信号进行过滤。
本申请的有益效果是：区别于现有技术，本申请实施例介质滤波器包括之上两层介质块，彼此间隔设置，并分别包括顺次级联的至少两个介质谐振单元；第一介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置的两个介质谐振单元之间进行耦合，以形成主耦合路径；第二介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置但沿主耦合路径非相邻设置的两个介质谐振单元之间进行耦合，且第二介质耦合件对两层介质块的由第一介质耦合件所耦合的两个介质谐振单元以外的其他两个介质谐振单元进行耦合，以形成cq交叉耦合路径。本申请实施例的介质块叠层设置，只需在层间的间隙内设置第二介质耦合件，通过第二介质耦合件连接主耦合路径中位于不同层的介质谐振单元，能够实现cq交叉耦合路径，能够简化带cq交叉耦合的介质滤波器的结构，缩小其体积。此外，介质滤波器的材料至少包括氧化锌、二氧化硅和氧化镁，具有低介电常数、低损耗和近零的温度系数，能够改善的介质滤波器的介电性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请介质滤波器第一实施例的3d结构示意图；
图2是图1实施例介质滤波器的平面结构示意图；
图3是图1实施例介质滤波器的拓扑结构示意图；
图4是图1实施例介质滤波器的性能仿真结果示意图；
图5是本申请介质滤波器第二实施例的3d结构示意图；
图6是图5实施例介质滤波器的平面结构示意图；
图7是图5实施例介质滤波器的拓扑结构示意图；
图8是图5实施例介质滤波器的性能仿真结果示意图；
图9是本申请介质滤波器第三实施例的拓扑结构示意图；
图10是本申请介质滤波器第四实施例的拓扑结构示意图；
图11示例性地示出了本申请提供的陶瓷的微波介电性能的测试结果；
图12是本申请制备介质滤波器的方法第一实施例的流程示意图；
图13是本申请通信设备一实施例的结构示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
本申请介质滤波器、制备介质滤波器的方法及通信设备可以用于5g通信系统。
介质滤波器因其谐振腔采用高介电常数的陶瓷等材料填充制备，能够产生微波波长压缩效应，可以大幅度压缩谐振腔的有效尺寸，使介质滤波器的整体尺寸小型化，同时因陶瓷等材料易于模具成型，可以实现较低成本的批量化生产，故介质滤波器与5g微基站(smallcells)、mimo系统的技术需求高度匹配，已获得较高的关注度与相关通信场景的市场应用。
本申请首先提出一种介质滤波器，如图1-图3所示，图1是本申请介质滤波器一实施例的3d结构示意图；图2是图1实施例介质滤波器的平面结构示意图；图3是图1实施例介质滤波器的拓扑结构示意图。本实施例介质滤波器201包括：至少两层介质块202及203、第一介质耦合件204及第二介质耦合件205，介质块202及介质块203彼此间隔设置，介质块202包括顺次级联的至少两个介质谐振单元206，介质块203包括顺次级联的至少两个介质谐振单元207；第一介质耦合件204设置于介质块202及介质块203之间，第一介质耦合件204用于对介质块202及介质块203在空间上相邻设置的介质谐振单元206及介质谐振单元207之间进行耦合，以形成主耦合路径；第二介质耦合件205设置于介质块202及介质块203之间，第二介质耦合件205用于对介质块202及介质块203在空间上相邻设置但沿该主耦合路径非相邻设置的介质谐振单元206及介质谐振单元207之间进行耦合，且第二介质耦合件205对第一介质耦合件204及第二介质耦合件206的由第一介质耦合件204所耦合的介质谐振单元206及介质谐振单元207以外的其他介质谐振单元206及介质谐振单元207进行耦合，以形成cq交叉耦合路径。
通过这种方式，第一介质耦合件204耦合的介质谐振单元206及介质谐振单元207与第二介质耦合件205耦合的介质谐振单元206及介质谐振单元207形成cq交叉耦合结构，能够产生一对传输零点，即一个位于介质滤波器201频带左侧的底端传输零点及一个位于该频带右侧的高端传输零点，能够提高该频带的两侧的抑制等性能，使介质滤波器201的整个频带的带外抑制等性能得到提高。
传输零点是滤波器传输函数等于零，即在传输零点对应的频点上电磁能量不能通过网络，因而起到完全隔离作用，对频带外的信号起到抑制作用，能更好的实现多个频带间的高度隔离。
区别于现有技术，本实施例的介质块叠层设置，只需在层间的间隙内设置第二介质耦合件，通过第二介质耦合件连接主耦合路径中位于不同层的介质谐振单元，能够实现cq交叉耦合路径，能够简化带cq交叉耦合的介质滤波器的结构，缩小其体积。
可选地，介质块202、介质块203、第一介质耦合件204以及第二介质耦合件205一体烧结成型。
具体地，本实施例可以采用特定的模具形成介质块202、介质块203、第一介质耦合件204及第二介质耦合件205，并将介质块202、介质块203、第一介质耦合件204及第二介质耦合件205一次烧结成型，采用模具工艺可以避免成型后复杂的表面金属化与定位装夹工艺，实现尺寸精度可控，提高性能稳定性、一致性差，能够提高生产效率，节约成本，便于量产。
当然，在其它实施例中，在形成介质本体后，可以通过挖槽或者蚀刻等工艺在介质本体上形成第一凹槽及多个第二凹槽，以通过第一凹槽将介质本体间隔形成介质块及介质耦合件，并通过第二凹槽将介质块间隔形成至少两个介质谐振单元，然后将介质谐振单元及介质耦合件一次烧结成型。
其中，本实施例的介质谐振单元206、介质谐振单元207、第一介质耦合件204及第二介质耦合件205由同一种介质材料一体烧结成型，该介质材料可以是陶瓷材料。在其它实施例中，介质谐振单元及介质耦合件的材料为还可以是其它具有高介电常数和低损耗等性能的材料，如玻璃、石英晶体或者钛酸盐等，且不限定介质谐振单元与介质耦合件的材料是否相同。
进一步地，本实施例介质滤波器201进一步包括涂覆于介质块202、介质块203、第一介质耦合件204及第二介质耦合件205外表面的电磁屏蔽层。电磁屏蔽层用于将电磁场限制在介质块202、介质块203、第一介质耦合件204及第二介质耦合件205内，能够防止电磁信号泄露，以在介质块202、介质块203、第一介质耦合件204及第二介质耦合件205内形成驻波振荡信号，实现电磁信号传输。
本实施例的电磁屏蔽层可以是金属层，金属层具体可以通过电镀、喷浆或焊接等方式覆盖在介质块202、介质块203、第一介质耦合件204及第二介质耦合件205的外表面。金属层的材料可以是银、铜、铝、钛、锡或金等。
本实施例中，与第一介质耦合件204连接的介质谐振单元206和与第二介质耦合件206连接的介质谐振单元206不同，且与第一介质耦合件204连接的介质谐振单元207和与第二介质耦合件206连接的介质谐振单元207也不同。因此，能够通过第一介质耦合件204及第二介质耦合件206分别实现两对第二介质耦合件206连接的介质谐振单元207之间的耦合。
可选地，本实施例的第一介质耦合件204对分别位于介质块202端部的介质谐振单元206及介质块203端部的介质谐振单元207进行耦合。通过这种设置方式，能够使介质块202中所有的介质谐振单元206及介质块203中的所有介质谐振单元207均位于主耦合路径中。位于介质块202端部的介质谐振单元206及介质块203端部的介质谐振单元207为介质块202与介质块203之间信号传输转接处。
本实施例的第一介质耦合件204和第二介质耦合件205分别设置于介质块202及介质块203之间的间隙内。
进一步地，本实施介质滤波器201进一步包括输入端子208和输出端子209，输入端子208和输出端子209分别设置于位于主耦合路径端部的介质谐振单元206及介质谐振单元207上。
由上述分析可知，与第一介质耦合件204连接的介质谐振单元206及介质谐振单元207是介质块202与介质块203之间电磁信号的转接处，位于主耦合路径的中间位置。因此主耦合路径端部包括介质块202远离第一介质耦合件204的一端及介质块203远离第二介质耦合件205的一端。
具体地，输入端子208设置于介质块203远离第一介质耦合件204一端的介质谐振单元207上；输出端子209设置于介质块202远离第一介质耦合件204一端的介质谐振单元206上。当然，在其它实施例中，还可以将输入端子及输出端子的位置调换。
可选地，本实施例的介质块202内的介质谐振单元206分别沿介质块202的长度方向顺次级联设置，介质块203内的介质谐振单元207分别沿介质块203的长度方向顺次级联设置，且介质块202及介质块203垂直于该长度方向彼此间隔设置。
为满足介质谐振单元的性能，本实施例的介质谐振单元206及介质谐振单元207的长度及宽度较大，高度相对较小，通过将介质谐振单元206及介质谐振单元207沿垂直于长度方向(即高度方向)层叠设置，能够缩小介质滤波器201的体积。当然，在其它实施例中，两介质块还可以沿宽度方向层叠设置。
可选地，本实施例的介质块202及介质块203沿长度方向上的尺寸一致，并且介质块202及介质块203沿长度方向间隔设置的两个端面分别共面设置，能够简化介质块202及介质块203的成型工艺。当然，在其它实施例中，可以根据实际产品及性能需要对介质块的形状及尺寸进行修改。
可选地，本实施例的介质块202上的介质谐振单元206的数量与介质块203上的介质谐振单元207的数量相同，且两两相邻设置。
具体地，本实施例的介质谐振单元206的数量及介质谐振单元207的数量均为3。
具体地，本实施例的第一介质耦合件204设置在介质谐振单元206及介质谐振单元207之间间隙的一侧边位置，能够实现该介质谐振单元206与介质谐振单元207之间的感性耦合；第二介质耦合件205设置在介质谐振单元206及介质谐振单元207之间间隙的正中间位置，能够实现该介质谐振器206与介质谐振单元207之间的容性交叉耦合。这种结构能够形成一个cq交叉耦合路径，能够产生一对传输零点，如图4所示(图中虚线圆圈所示)即一个位于频带左侧的底端传输零点及一个位于频带右侧的高端传输零点，能进一步提高介质滤波器201的带外抑制等性能，同时还能在标号为6的介质谐振单元与标号为1的介质谐振单元产生的一对寄生耦合零点(实线圆圈所示)。
当然，在其它实施例中，还可以将第二介质耦合件设置在间隙的侧边位置，以实现两介质谐振器之间感性交叉耦合。
为实现介质滤波器的多对传输零点，进一步提高其带外抑制等性能，本申请进一步提出第三实施例的介质滤波器，如图5-图7所示，本实施例介质滤波器701在上述介质滤波器201的基础上进一步包括第三介质耦合件702，第三介质耦合件702设置另一对介质谐振单元703及介质谐振单元704之间，用于实现另一交叉耦合路径。
具体地，第三介质耦合件702设置在介质谐振单元703及介质谐振单元704之间间隙的侧边，能够实现该介质谐振单元703与介质谐振单元704之间的感性耦合。第三介质耦合件702与第二介质耦合件705能够形成另一cq交叉耦合结构，能够产生另一对传输零点，如图8所示(图中虚线圆圈所示)，能进一步提高介质滤波器201的带外抑制等性能，且在上述介质谐振器201的基础上，本实施例的耦合零点强度得到了改变，因此可以实现对耦合零点强度的控制。
在其它实施例中，两层介质块的介质谐振单元的数量可以不同，且不限定该数量及介质块的叠层方式。
在其它实施例中，多个介质谐振单元之间还可以采用其它的拓扑结构实现多种交叉耦合结构，以改善滤波器选频性能，提高带外抑制等性能。例如，其它拓扑结构可以如图9及图10所示。
上述实施例所揭示的介质滤波器的材料可以为陶瓷，陶瓷包括氧化锌、二氧化硅和氧化镁。即该陶瓷材料主要由上述组分组成，可以理解，该陶瓷还可以含有少量或微量的其他物质。
在一些实施例中，氧化锌在其中所占的摩尔百分比为20％～70％。
在一些实施例中，二氧化硅在其中所占的摩尔百分比为20％～60％。
在一些实施例中，氧化镁在其中所占的摩尔百分比为10％～20％。
其中，摩尔百分比指的是物质的量的百分比。例如将1mol的物质a与4mol的物质b混合后，物质a的摩尔百分比等于1/(1+4)＝20％，而物质b的摩尔百分比等于4/(1+4)＝80％。
在一些实施例中，该陶瓷还可包括改性添加剂，即能够改善该陶瓷性能的添加剂。应当理解，该改性添加剂不一定为液态，也可以为固态等形式。具体地，该改性添加剂可以为coo、nio或mno2中的一个或多个的组合，也就是说，该改性添加剂可只包括coo、nio或mno2中的一种，也可以包括其中的两种或三种。可选地，该改性添加剂的占比可以为0～2mol％。也就是说，该改性添加剂占整个材料的摩尔百分比不超过2％。
该陶瓷的化学组成可以表示为xzno-ysio-zmgo2-dmo，其中x、y、z和d的比例为0.2～0.7:0.2～0.6:0.1～0.2:0～0.02，mo表示前述改性添加剂。例如，若将x、y、z和d的值分别取为0.5、0.3、0.18和0.02，而选用coo当做改性添加剂，则该陶瓷的化学组成可表示为0.5zno-0.3sio-0.18mgo2-0.02coo。当然，x、y、z和d的取值还可以取该范围内的其他值。通过改变该陶瓷的各化学组分之间的比例，可以对该陶瓷的微波介电性能进一步进行调整。
根据测试结果，该陶瓷的介电常数为7～8，q*f值为9000～105000ghz。例如，采用网络分析仪(agilent5071c)在12ghz的测试频率下测试该陶瓷的微波介电性能，得到如图11中的表格所示的测试结果。
本申请提供的陶瓷主要由氧化锌、二氧化硅和氧化镁组成，其具有低介电常数、低损耗和近零的温度系数。因此，通过实施本申请提供的陶瓷具有改善的微波介电性能。
本申请进一步提供第一实施例的制备介质滤波器的方法，上述实施例所揭示介质滤波器均采用该制备介质滤波器的方法制成，如图12所示，该方法包括以下步骤：
s801：提供对应氧化锌、二氧化硅和氧化镁的原材料。
在一些实施例中，对应氧化锌、二氧化硅和氧化镁的原材料可以是对应金属元素的氧化物或碳酸盐。其中，金属元素的氧化物直接与待制备的介质滤波器的组分对应，而一些金属元素的碳酸盐可在受热等情况下转变为该金属元素的氧化物，因此同样可以作为原料。在另一些实施例中，该原材料还可以是对应金属元素的醇化物，在这种情况下可使用适当的化学处理方法将该金属的醇化物转化为所需要的氧化物。其具体方法为本领域内的习知技术，在此不再赘述。
本实施例中，对应氧化锌的原材料的摩尔百分比为20～70％，对应二氧化硅的原材料的摩尔百分比为20％～60％，对应氧化镁的原材料的摩尔百分比为10％～20％。应当理解，上述摩尔百分比是指除去原材料中的杂质后的摩尔百分比。
本实施例中，可按照该介质滤波器的各组分的占比准备原材料。在已知各组分的摩尔百分比的情况下，可根据各组分的分子量、原材料的纯度等参数计算得到所需要的原材料的质量。根据各组分所需的摩尔数和分子量计算各组分所需的质量，再根据各组分所需的质量和上述原材料的纯度计算得到所需的原材料的质量。这样就可以根据计算得到的结果准备相应重量的原材料。
在一些实施例中，还可向原材料中添加改性添加剂。该改性添加剂可以为coo、nio或mno2中的一个或多个。改性添加剂占所有原材料的总摩尔数的比例通常应不超过2％。
s802：添加有机溶剂和磨球并进行一次球磨。
在步骤s802中，可选用去离子水、酒精、丙酮等作为有机溶剂，选用锆球、玛瑙球等作为磨球，选用陶瓷、聚氨酯或尼龙等材质的磨罐，并采用行星磨、搅拌磨、滚磨、振动磨等方式进行一次球磨。其中，为了提高球磨的效果还可添加适当的分散剂或者调节料浆的ph值。
在一些实施例中，可以使用去离子水作为有机溶剂，并使用zro2材料制成的磨球。在步骤s802中，将准确称量的各原料倒入球磨罐内，加入去离子水和zro2磨球，使原材料、去离子水和磨球的重量比为1:1.5:4，并球磨4小时。
s803：将一次球磨得到的料浆烘干，并通过煅烧得到陶瓷体。
将球磨后的材料混合均匀后出料并烘干，例如，可在100～120℃条件下将材料烘干。
球磨结束并烘干后得到的混合物需要在一定温度下煅烧以合成陶瓷体，其煅烧温度及保温时间取决于所对应的配方。例如，在本实施例中，可将球磨后烘干的料浆在900～1050℃下煅烧2～8小时以合成陶瓷体。
s804：粉碎陶瓷体，添加有机溶剂和磨球并进行二次球磨。
将合成好的上述陶瓷体用粉碎。本申请对粉碎的方法不作限制，例如，可以使用研体将其研碎。在一些实施例中，还可将粉碎后的陶瓷体过筛(例如，过40目筛)。
将粉碎后的陶瓷体再次倒入球磨罐中进行二次球磨，二次球磨的过程可与一次球磨的过程类似。例如，可保持料、磨球和去离子水的比例不变，并对粉碎后的陶瓷体二次球磨24小时。应当理解，二次球磨的过程也可与一次球磨不同，例如，二次球磨的时间可小于(或大于)一次球磨的时间，在此不作限定。
s805：将二次球磨得到的料浆烘干。
类似得，可将球磨后的材料混合均匀后出料并烘干。在一些实施例中，还可将烘干后的料浆过筛(例如，过40目筛)。
s806：将得到的粉体与粘结剂混合成浆料进行造粒。
在一些实施例中，粘结剂可选用5wt％的聚乙烯醇溶液(即该粘结剂中聚乙烯醇的质量百分比为5％)。粘结剂可占混合后的浆料的总质量的15％。
在一些实施例中，还可将造粒好的粉料过筛(例如，过40目筛)。
s807：在与介质滤波器的形状匹配的模具中干压成型。
具体地，将造粒后的粉料放入与介质滤波器的形状匹配的模具中，并在适当的压力下干压成型，例如，可在100～150mpa的压力下将粉料干压成型。
在此步骤中，模具的形状可根据需要选取，例如，如需要进行测试，则可选用测试专用的模具，将粉料干压成型为
s808：去除粘结剂并再次烧结，以得到一体烧结成型的至少两个介质块、第一介质耦合件以及第二介质耦合件。
可选用适当的温度进行保温处理，从而将步骤s806中引入的粘结剂去除，而后再次烧结从而最终得到所需的一体烧结成型的至少两个介质块、第一介质耦合件以及第二介质耦合件。具体地，本实施例中，可将成型后的材料在400～700℃(例如500～600℃)下保温2～10小时，然后在1100～1250℃下烧结2～10小时(例如在1150℃烧结2小时)。这样，就可以去除步骤s806中添加到材料中的粘结剂，并得到所需要的形状的一体烧结成型的至少两个介质块、第一介质耦合件以及第二介质耦合件。
s809：在至少两个介质块、所述第一介质耦合件以及所述第二介质耦合件的外表面涂覆电磁屏蔽层，以得到介质滤波器。
其中，该电磁屏蔽层为上述实施例所揭示的电磁屏蔽层，在此不再赘述。
本申请进一步提出一种通信设备，如图13所示，本实施例通信设备1301包括介质滤波器1303及天线1302，其中，介质滤波器1303与天线1302耦接，介质滤波器1303用于对天线1302的收发信号进行过滤。其中，本实施例的介质滤波器1303为上述实施例介质滤波器，其结构及工作原理这里不赘述。
该通信设备1301可以为用于5g通信的基站或者终端，该终端具体可以为手机、平板电脑、具有5g通信功能的可穿戴设备等。
区别于现有技术，本申请实施例介质滤波器至少包括两层介质块，彼此间隔设置，并分别包括顺次级联的至少两个介质谐振单元；第一介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置的两个介质谐振单元之间进行耦合，以形成主耦合路径；第二介质耦合件，设置于两层介质块之间，并用于对两层介质块在空间上相邻设置但沿主耦合路径非相邻设置的两个介质谐振单元之间进行耦合，且第二介质耦合件对两层介质块的由第一介质耦合件所耦合的两个介质谐振单元以外的其他两个介质谐振单元进行耦合，以形成cq交叉耦合路径。本申请实施例的介质块叠层设置，只需在层间的间隙内设置第二介质耦合件，通过第二介质耦合件连接主耦合路径中位于不同层的介质谐振单元，能够实现cq交叉耦合路径，能够简化带cq交叉耦合的介质滤波器的结构，缩小其体积。
进一步地，本申请实施例介质滤波器采用消逝模方式耦合，避免窗口拼接工序技术带来的精度和一致性问题。
进一步地，本申请实施例介质滤波器因外表规整的对称结构可实现极高的空间利用率。
本申请实施例的介质谐振单元的位置和大小不局限于上述实施例，可根据介质滤波器实际电性能进行调整；本申请实施例的介质谐振单元的数量与拓扑结构不限于上述实施例；本申请实施例的输入端子及输出端子不限于上述位置；本申请实施例的输入端子及输出端子不限于探针形式，也可为平面印刷pcb电路板、微带线等形式；本申请实施例的交叉耦合拓扑结构上述实施例，具体拓扑结构可根据介质滤波器实际电性能要求和输入端子、输出端子的位置等要求进行调整；本申请实施例的不限于上述的双层结构，可以为三层及更多层数的结构。
需要说明的是，以上各实施例均属于同一发明构思，各实施例的描述各有侧重，在个别实施例中描述未详尽之处，可参考其他实施例中的描述。
以上对本申请实施例所提供的保护电路和控制系统进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。