在多重图案化工艺期间的电熔丝形成的制作方法

本发明是关于集成电路及半导体装置制作，尤其关于互连结构及制作互连结构的方法。

背景技术：

后端工艺(back-end-of-line,beol)互连结构可用来将在前端工艺(front-end-of-line,feol)处理期间于衬底上所制作的装置结构彼此连接以及与该芯片外部的环境连接。用来形成beol互连结构的自对准多重图案化工艺(self-alignedmultiplepatterningprocess)可包含被形成作为牺牲性特征的心轴，这些心轴建立特征间距(featurepitch)。侧壁间隔件可被形成邻接心轴的侧壁。在选择性移除心轴后，侧壁间隔件用作为蚀刻掩模，用以蚀刻由心轴搬移(mandrelpull)所暴露的区域上方及定义非心轴线的该侧壁间隔件之间的暴露区域上方的下伏硬掩模。该图案从该硬掩模被转印(transfer)至层间介电层而定义出沟道，beol互连结构的电线(wire)便形成在该沟道中。

在这些心轴中可形成切口(cut)，以将心轴分为区段并且定义区段之间的不连续，这些区段接下来用来形成相邻的电线，电线在其尖端以端部对端部隔开的方式予以隔开。类似的切口也可沿着该非心轴线在该硬掩模其自身中形成。反映出该心轴线、该非心轴线及该切口的图案被转印至该硬掩模并且接下来从该硬掩模，以在该层间介电层中形成该沟道。

电熔丝可包含阳极、阴极及连接该阳极与阴极的熔丝链接。电熔丝是制作成封闭电路，并且可通过将相对高电流密度的电流通过该熔丝链接而动态地程式化。一般而言，经过程式化的电熔丝的电阻大于、并且在大部分的情况下显著地大于原封不动的电熔丝的电阻。除了其它用途外，电熔丝也可经程式化以用多余电路元件取代瑕疵电路元件、或可经程式化以改变电路连接。

需要改良的互连结构及制作互连结构的方法。

技术实现要素：

在本发明的实施例中，互连结构包含层间介电层、在该层间介电层中朝第一方向延伸的第一互连、在该层间介电层中朝该第一方向延伸并且与该第一互连隔开的第二互连、以及配置在该层间介电层中以将该第一互连连接至该第二互连的第三互连。该第一互连及该第二互连具有第一宽度，而该第三互连具有小于该第一宽度的第二宽度。

在本发明的实施例中，方法包含：形成第一心轴线，该第一心轴线在层间介电层上方朝第一方向延伸；将该第一心轴线切割成第一区段及第二区段，该第二区段与该第一区段被间隙间隔；以及在该第一心轴线的该第一区段上形成第一侧壁间隔件以及在该第一心轴线的该第二区段上形成第二侧壁间隔件，该第一侧壁间隔件及该第二侧壁间隔件在该第一间隙内部被连接线隔开，该连接线将第一非心轴线连接至第二非心轴线，第一非心轴线与该第二非心轴线位于该第一心轴线的两侧。该方法进一步包含：转印该第一非心轴线、该第二非心轴线及该连接线至该层间介电层中的第一沟道、第二沟道及第三沟道；以及以导体填充该第一沟道、该第二沟道及该第三沟道。该第一沟道中的该导体定义第一互连，而该第二沟道中的该导体定义第二互连。该第一互连及该第二互连具有第一宽度。该第三沟道中的该导体定义第三互连，该第三互连具有小于该第一宽度的第二宽度。

附图说明

并入至此说明书中且构成此说明书的一部分的伴随图式例示本发明的各种实施例，并且连同以上所给定的本发明的一般性描述及以下所给定的实施例的详细描述，作为解释本发明的实施例。

图1为依据本发明的实施例的结构在处理方法的初始制作阶段的上视图。

图1a为图1的该结构大致上沿着线1a-1a的截面视图。

图2为该结构在接续于图1、图1a的该处理方法的制作阶段的上视图。

图2a为图2的该结构大致上沿着线2a-2a的截面视图。

图3为该结构在接续于图2、图2a的该处理方法的制作阶段的上视图。

图3a为图3的该结构大致上沿着线3a-3a的截面视图。

图3b为图3的该结构大致上沿着线3b-3b的截面视图。

图4a和图4b为接续于图3a和图3b的该处理方法的制作阶段的该结构的截面视图。

图5为该结构在接续于图4a、图4b的该处理方法的制作阶段的上视图。

图5a为图5的该结构大致上沿着线5a-5a的截面视图。

图5b为图5的该结构大致上沿着线5b-5b的截面视图。

图6为该结构在接续于图5、图5a、图5b的该处理方法的制作阶段的上视图。

图6a为图6的该结构大致上沿着线6a-6a的截面视图。

图6b为图6的该结构大致上沿着线6b-6b的截面视图。

图7为该结构在接续于图6、图6a、图6b的该处理方法的制作阶段的上视图。

图7a为图7的该结构大致上沿着线7a-7a的截面视图。

具体实施方式

参照图1、图1a及依据本发明的实施例，层间介电层10可由电性绝缘的介电材料组成，例如，富含氢的硅碳氧化物(sicoh)或另一种类型的低-k介电材料。该层间介电层10可位在衬底上，该衬底包含由前端工艺(feol)处理所制作的装置结构以形成集成电路。硬掩模配置在该层间介电层10上方并且包含个别硬掩模层12、14组成的堆叠。

该硬掩模层12是形成在该层间介电层10的上表面上。该硬掩模层12可由金属组成，例如，钛氮化物(tin)，由物理气相沉积法(pvd)所沉积。该硬掩模层12可视该层间介电层10的材料而定，而选择性地从该层间介电层10移除。如此处所使用的，就材料移除工艺(例如，蚀刻)而言的术语“选择性”是指目标材料的材料移除率(亦即，蚀刻率)高于暴露于材料移除工艺的至少另一种材料的材料移除率(亦即，蚀刻率)。

该硬掩模层14是形成在该硬掩模层12的上表面上。该硬掩模层14可由介电材料组成，例如，硅氮化物(si3n4)，由化学气相沉积法(cvd)所沉积。在另外实施例中，该硬掩模层14可由不同的介电材料组成，例如，二氧化硅(sio2)。构成该硬掩模层14的材料可视该硬掩模层12的材料而定，而选择性地从该硬掩模层12移除。

心轴线15、16、17、18、19是形成在该硬掩模层14的上表面上。该心轴线15、16、17、18、19可通过沉积牺牲性材料(例如，非晶硅(α-si))的敷层(blanketlayer)并且使用自对准多重图案化工艺(例如，自对准双重图案(sadp)或自对准四重图案(saqp))来图案化该敷层而加以形成。

参照图2、图2a，其中，相同的附图标记参照图1中的相同特征并且是在该处理方法的后续制作阶段，将蚀刻掩模20铺设于该硬掩模层14及心轴线15、16、17、18、19上方，并且通过光刻技术予以图案化，以定义开口22、24。该蚀刻掩模20可例如包含有机平面化层、抗反射涂层、硬掩模、及/或光阻层。心轴线16的区段及心轴线18的区段被该蚀刻掩模20中的该开口22、24分别暴露，该蚀刻掩模20中的该开口22在尺寸上大于该蚀刻掩模20中的该开口24，并且，该开口22沿着该心轴线16的长度的尺寸尤其大于该开口22沿着该心轴线18的长度的尺寸。

参照图3、图3a、图3b，其中，相同的附图标记参照图2、图2a中的相同特征并且是在该处理方法的后续制作阶段，该心轴线16被该蚀刻掩模20中的开口所暴露的该区段及该心轴线18被该蚀刻掩模20中的开口24所暴露的区段被蚀刻工艺所移除，以形成个别的心轴切口26、28，并且该蚀刻掩模20被移除。该蚀刻工艺可依赖蚀刻化学作用，该蚀刻化学作用视该硬掩模层14而定，而选择性地移除该心轴线16、18的材料。

该心轴线18被分割成不连续的区段，其中，尖端或端部被该心轴切口28分离一给定的端部对端部距离。该心轴线16被分割成不连续的区段，其中，尖端或端部被该心轴切口26分离一给定的端部对端部距离，该端部对端部距离大于将该心轴线18的区段的端部分离的该端部对端部距离。具体而言，该心轴切口26、28的尺寸是加以选择，以使得该心轴切口26在心轴线16的该区段的该端部16a之间的宽度w1大于该心轴切口28在该心轴线18的该区段的该端部之间的宽度w2。在形成该蚀刻掩模20中的该开口22、24的光刻期间所使用的光罩可加以定制(tailored)，以针对心轴切口26和心轴切口28提供不同的宽度。该相同的蚀刻掩模20是用来形成该心轴切口26及该心轴切口28，其接下来在分别形成电熔丝的熔丝链接及分离线性对准的互连线的端部的工艺流程中使用。就这方面而言，该熔丝链接的形成不需要额外的蚀刻掩模。

参照图4a、图4b，其中，相同的附图标记参照图3a、图3b中的相同特征并且是在该处理方法的后续制作阶段，由介电材料组成的保形层30可使用原子层沉积法(ald)加以沉积。构成该保形层30的材料可加以选择，以视该心轴线15、16、17、18、19而定，而选择性地由给定的蚀刻工艺加以移除。

举例来说，构成该保形层30的该介电材料的选择可为二氧化硅(sio2)，而构成该心轴线15、16、17、18、19的该牺牲性材料的选择可为非晶硅(α-si)，其可视二氧化硅而定，而被蚀刻工艺移除。

该保形层30覆盖该心轴线15、16、17、18、19的外部表面，并且至少部分填充各该心轴切口26、28。尤其是，由于其宽度及针对该保形层30所选择的厚度，故通过在该心轴线18的个别区段的端部之间的间隙中的沉积期间合并，使得该保形层30可填充并进而闭合该心轴切口28。由于该心轴切口28的宽度w2小于该保形层30的沉积厚度的两倍，因此，完全合并得以发生。然而，该心轴切口26的宽度w1大于该保形层30的沉积厚度的两倍。其结果就是，在该心轴线16的个别区段的端部之间的间隙的沉积期间，该保形层30无法合并并进而闭合该心轴切口28。该部分填充的结果是间隙g在该保形层30在该心轴线16的个别区段的端部上的区段之间是打开的。

参照图5、图5a、图5b，其中，相同的附图标记参照图4a、图4b中的相同特征并且是在该处理方法的后续制作阶段，侧壁间隔件34是由该保形层30形成，并且配置在与该心轴线15、16、17、18、19的垂直侧壁邻接的该硬掩模层14的上表面上。可通过非等向性蚀刻工艺，例如，反应式离子蚀刻(rie)以成形该保形层30，来形成该侧壁间隔件34。该心轴线15、16、17、18、19的个别上表面在该蚀刻工艺后是暴露的，并且，该心轴切口28仍然由该侧壁间隔件34的该介电材料填充。该间隙g持续在从该心轴切口26内部的该保形层30形成的该侧壁间隔件34之间，并且，该硬掩模层14的该上表面上的区域是暴露在代表连接线32的该间隙中的该侧壁间隔件34之间。

该间隔件形成蚀刻工艺也移除该保形层30在该侧壁间隔件34之间的区段，以暴露该硬掩模层14的该上表面上代表非心轴线36的区域。该连接线32是配置在该心轴线16的区段的端部16a之间，并且横向延伸至该心轴线15、16、17、18、19在该非心轴线36之间的长度，该非心轴线36配置在被间隔件覆盖的心轴线16的相对侧上。在形成该侧壁间隔件34后，非心轴切口(未显示)也可形成在该心轴线15、16、17、18、19之间的区域上方的该硬掩模层14中。

参照图6、图6a、图6b，其中，相同的附图标记参照图5、图5a、图5b中的相同特征并且是在该处理方法的后续制作阶段，该心轴线15、16、17、18、19视该侧壁间隔件34及硬掩模层14的材料而定，而选择性地由蚀刻工艺移除。该硬掩模层14的该上表面上的区域通过该心轴搬移而显露出来并且定义心轴线38。该心轴线38与该非心轴线36相互交叉(interdigitated)，以使不同类型的线以间隔的配置交替。

参照图7、图7a，其中，相同的附图标记参照图6、图6a、图6b中的相同特征并且是在该处理方法的后续制作阶段，互连40、42、44、46及熔丝链接48是形成在该层间介电层10中。为此目的，该硬掩模层14是由蚀刻工艺加以图案化，其中，该侧壁间隔件34运作如蚀刻掩模。该硬掩模层12接下来由蚀刻工艺加以图案化，其中，该图案化的硬掩模层14运作如蚀刻掩模，以将该非心轴线36、心轴线38及连接线32的图案转印至该硬掩模层12。该硬掩模层14及该侧壁间隔件34可在该硬掩模层12被图案化后加以移除。

该层间介电层10使用该图案化的硬掩模层12作为蚀刻掩模而加以蚀刻，以在该层间介电层10中形成沟道。在该层间介电层10被蚀刻后，该硬掩模层12可由蚀刻或清洁工艺加以选择性移除。该层间介电层10中的该沟道接着以导体填充，以形成在互连结构的金属化阶层中所含有的该互连40、42、44、46及熔丝链接48。由钛(ti)、钛氮化物(tin)、钽(ta)、钽氮化物(tan)、或这些材料的层式组合(例如，双层的ti/tin)所组成的衬里(未显示)，可在以该金属填充前，铺设于该沟道。该互连40、42、44、46及熔丝链接48可由低电阻金属组成，例如，铜(cu)、铝(al)或钴(co)。

该互连40、42、44、46及熔丝链接48的形状和几何复制该连接线32、非心轴线36及心轴线38的形状和几何，并且该互连40、42、44、46及熔丝链接48具有相同厚度。相邻对的互连40、42、44、46被构成该层间介电层10的个别条状电性绝缘体朝一个横向方向彼此分离，这些条状电性绝缘体在位置上对应于在相邻对的非心轴线36及心轴线38之间的空间。该互连40没有被心轴切口或非心轴切口打断。该互连42在它们个别的端部之间，通过形成有该心轴切口28尺寸的该层间介电层10的区段以一给定的端部对端部距离分离。

该互连46在它们个别的端部之间，通过形成有该心轴切口26尺寸的该层间介电层10的区段以一给定的端部对端部距离分离。该熔丝链接48横向地配置在该互连46的端部之间，并且沿着它的长度横向地延伸，作为从该互连44的一者至该互连44的另一者的连接互连。该熔丝链接48的长度横向对准该互连44的长度。

该互连44及该熔丝链接48定义电熔丝，在该电熔丝中，该互连44提供阳极及阴极，作为该电熔丝的电极。该熔丝链接48的宽度w3可小于该互连44的宽度w4。在实施例中，该熔丝链接48的宽度w3可小于或等于该互连44的宽度w4的百分之五十(亦即，一半)，并且大于或等于宽度w4的百分之二十五(亦即，四分之一)。在数值例子中，该熔丝链接48可具有宽度w3在5纳米至10纳米的范围中，而该互连44可具有宽度w4等于20纳米。该电熔丝的该熔丝链接48及互连44是配置在单一金属化阶层中，而传统的beol熔丝则是将具有垂直配置的该电极及熔丝链接定位在三个不同的金属化阶层中。

在使用时，可通过在定义该电极的该互连44之间施加脉波列(pulsetrain)或较长持续期间的单一脉波的偏压电位，而程式化该电熔丝。互连44识别为该阳极及阴极视在程式化期间施加至该电熔丝的该偏压电位的极性而定。该偏压电位可透过该熔丝链接48的尺寸(亦即，截面积及长度)加以控制，该尺寸是由该心轴切口26的尺寸及该间隔件厚度决定。由于该熔丝链接48的截面积较小，因此，流经该熔丝链接48的电流的密度高于在该互连44中流动的电流的密度。当电流流经该熔丝链接48时，该熔丝链接48的温度被焦耳加热(jouleheating)而升高。该升高的温度结合该高电流密度提升该熔丝链接48的导电材料的电子迁移。该结果就是，该熔丝链接48从低电阻状态(当原封不动及在程式化之前)实体改变至高电阻状态(在程式化后)。

虽然此处所描述的与电熔丝的形成相关，但本领域中具有通常知识者将会了解到该互连的配置可在双重图案化工艺中(例如，自对准双重图案化(sadp)及自对准四重图案化(saqp)工艺)有其它应用。

以上所描述的方法是用来制作集成电路芯片。该生成的集成电路芯片可由制作者以空白晶圆形式(例如，作为具有多个未封装芯片的单一晶圆)散布以作为裸晶粒、或以封装的形式加以散布。该芯片可与其它芯片、离散电路元件、以/或其它讯号处理装置(作为中间产品或终端产品的部件)整合。该终端产品可为包含集成电路芯片(例如，具有中央处理器的电脑产品或智慧型电话)的任何产品。

此处所参照的术语，例如，“垂直”、“水平”、“横向的”等，通过例子、而非通过限制作成，以建立参照的框架。例如“水平”及“横向的”的术语是指朝与半导体衬底的上表面平行的平面的方向，而不管其实际三维空间方位。例如“垂直”及“法向的”的术语是指垂直于该“水平”及“横向的”方向的方向。例如“上方”及“下方”的术语是指示相对于彼此及/或相对于该半导体衬底的该上表面(而不是相对高度)定位元件或结构。

“连接”至另一个元件或与另一个元件“连接”或“耦接”至另一个元件或与另一个元件“耦接”的特征可直接地连接至或耦接至该其它元件、或反而是可出现一个或更多个中介元件。如果没有出现中介元件，特征可为“直接地连接”或“直接地耦接”至另一个元件。如果出现至少一个中介元件，特征可为“间接地连接”或“间接地耦接”至另一个元件。

本发明的各种实施例的描述已经呈现，以出于例示的目的，而不意欲穷尽或限制至所揭示的实施例。许多修改和变体对于本领域技术人员而言是明显的，而不致于偏离该描述的实施例的范围和精神。此处所使用的术语是经过选择，以最佳解释该实施例的原则、该实际应用或对于市场中所发现的技术的科技改良，或使本领域技术人员得以了解此处所揭示的实施例。