一种3DNAND存储器件及其制造方法与流程

本申请涉及半导体器件及其制造领域，特别涉及一种3dnand存储器件及其制造方法。

背景技术：

nand存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，断电情况下仍然能保持存储的数据信息，在电子产品中得到了广泛的应用。平面结构的nand器件已近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3dnand存储器件。

在3dnand存储器件结构中，采用垂直堆叠多层栅极的方式，在存储器件中，衬底上可以形成导电层和氧化硅层的堆叠层，堆叠层中的导电层作为栅线，堆叠层的核心存储区形成有沟道结构，沟道结构的顶部形成有漏极，不同存储器件的核心存储区通过贯穿堆叠层的共源极沟槽分隔开，在共源极沟槽中可以形成填充层作为存储器件的源极。

然而，现有技术中，为了增加存储密度，存储器件的尺寸越来越小，导致器件中各导电层之间的距离也随之减小，导致导电层之间的寄生电容随之增大，从而使存储器件具有较大的rc延时效应，影响器件性能。

技术实现要素：

有鉴于此，本申请的目的在于提供一种3dnand存储器件及其制造方法，有效降低了存储器件的rc延时效应，提高器件性能。

为实现上述目的，本申请提供了一种3dnand存储器件的制造方法，所述方法包括：

提供衬底，所述衬底上形成有栅极层和绝缘层交替层叠的堆叠层，以及贯穿所述堆叠层的共源极沟槽，所述共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间；

去除所述间隔层以形成侧壁间隔；

在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙。

可选的，所述去除所述间隔层以形成侧壁间隔，包括：利用酸法去除所述间隔层，或利用热处理方式去除所述间隔层，或通过碱溶液去除所述间隔层。

可选的，所述在所述侧壁间隔内形成侧壁介电层，包括：通过化学气相沉积方式或者原子层沉积方式沉积侧壁介电层。

可选的，所述堆叠层包括底部的下选择管bsg层，所述去除所述间隔层以形成侧壁间隔，包括：去除位于所述bsg层以上的堆叠层的侧壁上的间隔层以形成侧壁间隔。

可选的，所述填充层为金属层和/或多晶硅层。

可选的，所述栅极层和所述绝缘层之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。

可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。

本申请实施例还提供了一种3dnand存储器件，包括：

衬底；

所述衬底上的堆叠层以及贯穿所述堆叠层的共源极沟槽，所述堆叠层包括交替层叠的栅极层和绝缘层，所述共源极沟槽中填充有填充层以及侧壁介电层，所述侧壁介电层位于所述填充层与堆叠层之间，并形成有气隙。

可选的，所述堆叠层包括底部的下选择管bsg层，所述bsg层侧壁上形成有间隔层。

可选的，所述填充层为金属层和/或多晶硅层。

可选的，所述栅极层和所述绝缘层之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。

可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。

本申请实施例提供的一种3dnand存储器件及其制造方法中，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述栅极层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的rc延迟，提高器件性能。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1示出了根据本申请实施例3dnand存储器件的制造方法的流程示意图；

图2-4示出了根据本申请实施例的制造方法形成3dnand存储器件过程中的结构示意图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。

其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

正如背景技术中的描述，3dnand存储器件采用垂直堆叠多层栅极的方式，构成多个存储器件的垂直堆叠，在水平方向上，可以将不同的器件通过贯穿堆叠层的共源极沟槽分隔开，同时在共源极沟槽内部形成填充层作为存储器件的公共源极。

然而随着存储密度的增加，存储器件的尺寸越来越小，存储器件中各导电层之间的距离也随着减小，导致导电层之间的寄生电容随之增大，例如栅极和漏极之间的寄生电容，栅极和栅极之间的寄生电容，栅极和源极之间的寄生电容。这些导电层之间的寄生电容将直接导致存储器件具有较大的rc延时效应，影响器件性能。

基于以上技术问题，本申请实施例提供了一种3dnand存储器件及其制造方法，有效降低了栅极和共源极沟槽中的填充层之间的寄生电容，从而降低存储器件的rc延时效应，提高器件性能。具体的，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的rc延迟，提高器件性能。

为了便于理解，下面结合附图对本申请实施例提供的一种3dnand存储器件及其制造方法进行详细的说明。参考图1所示为本申请实施例提供的一种3dnand存储器件的制造方法的流程图，该方法可以包括以下步骤。

s101，提供衬底100，衬底100上形成有栅极层110和绝缘层120交替层叠的堆叠层，以及贯穿堆叠层的共源极沟槽130，共源极沟槽130内形成有填充层150以及间隔层140，间隔层140位于堆叠层与填充层150之间，参考图2所示。

在本申请实施例中，衬底100为半导体衬底，例如可以为si衬底、ge衬底、sige衬底、soi(绝缘体上硅，silicononinsulator)或goi(绝缘体上锗，germaniumoninsulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如gaas、inp或sic等，还可以为叠层结构，例如si/sige等，还可以为其他外延结构，例如sgoi(绝缘体上锗硅)等。参考图2所示，在本实施例中，衬底100为单晶硅衬底，用于支撑在其上的器件结构。

为了在衬底100上形成栅极层110和绝缘层120交替层叠的堆叠层，可以先在衬底上形成牺牲层(图未示出)和绝缘层120交替层叠的堆叠层，其中牺牲层可以是氮化硅，绝缘层120可以是氧化硅。堆叠层的层数决定了垂直方向上的存储单元的个数，例如可以为8层、32层、64层等，层数越多，器件的集成度越高。可以采用化学气相沉积、原子层沉积或其他合适的沉积方法，依次交替沉积牺牲层和绝缘层120，形成堆叠层。

在形成牺牲层和绝缘层120交替层叠的堆叠层后，可以在堆叠层上刻蚀形成贯穿堆叠层且暴露衬底的沟道结构160，并在沟道结构160中形成存储层，存储层包括电荷捕获层和沟道层，电荷捕获层层可以是氧化硅-氮化硅-氧化硅-多晶硅-氧化物，沟道层可以为多晶硅，也可以根据实际情况有所调整。

在沟道结构160中形成存储层后，可以对堆叠层进行刻蚀形成贯穿堆叠层的共源极沟槽130，具体的，可以在堆叠层上旋涂光刻胶层，通过曝光显影等步骤形成图案化的光刻胶层，所述光刻胶层的图案由3dnand存储器制造工艺中用于形成共源极沟槽的掩膜板确定，以所述图案化的光刻胶层为掩蔽，刻蚀堆叠层形成暴露衬底的共源极沟槽130，刻蚀方法可以采用rie(反应离子刻蚀)，也可以使用其他合适的刻蚀方式，最后去除光刻胶层并进行晶片的清洗。

在形成共源极沟槽130后，堆叠层中的牺牲层在共源极沟槽130中暴露出来，可以去除堆叠层中的牺牲层去除形成镂空区域，具体的，绝缘层120为氧化硅，牺牲层为氮化硅时，可以通过对氮化硅和氧化硅的高选择比的酸液进行，例如通常为磷酸(h3po4)，之后对酸液进行清洗。

在去除牺牲层后，可以在形成的镂空区域中形成栅极层110，从而通过栅极层110替换原有的牺牲层，以在存储区形成多个存储单元晶体管的上选择管(topselectivegate，tsg)栅极、在源端选择管区形成一个下选择管(bottomselectivegate，bsg)栅极、在串选择管区形成串选择晶体管栅极。

具体的，可以先进行栅极层材料的沉积，这样绝缘层之间填充了栅极层材料，在对栅极层材料进行回刻，使栅极层材料只存在于去除牺牲层后形成的镂空区域中，具体实施时，栅极层材料可以在平行于衬底表面的方向上相对于绝缘层有所凹陷，构成栅极层110，即绝缘层120突出于栅极层110。具体实施时，栅极层材料可以是钨，对栅极层材料的回刻可以使用酸液和有机溶剂的混合溶液，为了清除残留溶液对栅极层的影响，在回刻之后，还可以进行共源极沟槽130表面的清洗。当然，栅极层材料也可以是其他可以做栅极的金属，在此不做限定。

在去除栅线牺牲层后，还可以在镂空区域的表面形成介质层170，用于隔开绝缘层120和镂空区域中形成的栅极层110，具体的，介质层170形成于栅极层110和绝缘层120之间，还覆盖栅极层110面向沟道结构160的侧面，参考图2所示。介质层170的存在可以避免栅极层110的原子扩散到绝缘层120中，相当于对绝缘层120形成保护作用。介质层170可以是由过渡金属(例如，钛或钽)和导电的金属氮化物(例如，氮化钛或氮化钽)中的至少一种构成。具体的，可以沉积介质层材料，并去除绝缘层120侧壁以及共源极沟槽130底部的介质层材料，形成介质层170。

经过以上步骤，就可以形成栅极层110和绝缘层120交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽130。具体实施时，共源极沟槽130中的栅极层110可以相对于绝缘层120构成内凹结构。

在形成栅极层110和绝缘层120交替层叠的堆叠层后，还可以在共源极沟槽130暴露的侧壁上形成间隔层140。具体的，间隔层140的材料可以是oxide；例如氧化硅，间隔层140的材料也可以是有机材料，例如硅橡胶或硅烷等；在栅极层110为钨层时，间隔层140的材料也可以为多晶硅。间隔层140的沉积可以采用cvd(化学气相沉积)进行，也可以采用原子层沉积方式，或者也可以是其他沉积方式，在沉积间隔层材料后，刻蚀并去除共源极沟槽130底面的间隔层材料，形成间隔层140。

在形成间隔层140后，还可以在共源极沟槽130中形成填充层150，填充层150可以作为公共源极，而间隔层140将填充层150和堆叠层隔开，参考图2所示。填充层150可以是金属和/或多晶硅，金属例如可以是钨，在共源极沟槽130的底部还可以形成有掺杂区，形成的填充层150与掺杂区连接，因此共源极沟槽130中的填充层150也可以起到共源(commonsource)的作用。

s102，去除间隔层140以形成侧壁间隔180，参考图3所示。

间隔层140形成于填充层150和堆叠层之间，去除间隔层140后可以在间隔层140和堆叠层之形成侧壁间隔180，参考图3所示。

在间隔层140为oxide时，去除间隔层140可以通过湿法刻蚀的方式，例如可以通过酸法去除间隔层140，具体的，可以通过氢氟酸去除间隔层140。在间隔层140为有机材料时，可以通过热处理的方式去除间隔层140。在间隔层140为多晶硅时，还可以通过碱溶液去除间隔层140，例如可以通过氨水去除间隔层140。

在本申请实施例中，堆叠层还可以包括底部的下选择管bsg层，本申请实施例中，在去除间隔层140时，还可以仅去除bsg层以上的堆叠层150的侧壁上的间隔层，保留bsg层侧壁的间隔层，从而仅在bsg层以上的堆叠层和填充层150之间形成侧壁间隙，参考图3所示。

具体的，在酸法或碱溶液去除间隔层140时，可以控制酸液和间隔层的接触时间来控制去除进度。保留的bsg层侧壁上的间隔层有利于保持堆叠层和填充层150的三维结构，同时还可以保护bsg层下方的氧化层不被酸溶液或碱溶液腐蚀，以免影响bsg的性能。在间隔层140为有机材料时，可以通过热处理的方式去除间隔层140，由于热处理不会影响bsg下方的氧化层，可以不保留bsg侧壁上的间隔层。

s103，在侧壁间隔180内形成侧壁介电层190，侧壁介电层180内形成有气隙200，参考图4所示。

本申请实施例中，堆叠层和填充层150之间的侧壁介电层中形成有气隙200，而空气的介电常数较小，则堆叠层中的栅极层110和填充层150之间的寄生电容较小，这样，能够有效减小存储器件的栅极和源极之间的寄生电容。

侧壁介电层190可以是氧化层，也可以是其他介电材料构成的介电层，在此不做限定。

在侧壁间隔内形成侧壁介电层190，可以通过沉积侧壁介电层190来实现。沉积侧壁介电层190可以通过化学气相沉积方式或者原子层沉积方式，侧壁介电层190较均匀的生长在堆叠层和填充层150的侧壁，形成侧壁介电层190。实际操作中，沉积的侧壁介电层190通常不能均匀的生长在堆叠层和填充层150的侧壁上，事实上，靠近共源极沟槽130底部的位置，形成的侧壁介电层190会较薄，这样，在顶端的堆叠层侧壁上和填充层150侧壁上的侧壁介电层190的厚度分别为堆叠层和填充层150的距离的一半时，侧壁介电层190开始接触，阻断了在侧壁间隔中的侧壁介电层150的继续生长，而位于底部的堆叠层侧壁上、共源极沟槽130底部和填充层150侧壁上的侧壁介电层190相对较薄，并未构成接触，因此形成侧壁介电层中的气隙200。

在本申请实施例中，绝缘层可以在沿平行于衬底表面的方向上突出于栅极层，这样在绝缘层120表面的侧壁介电层190和填充层150表面的侧壁介电层190接触时，侧壁介电层190的厚度为绝缘层120和填充层150的距离的一半，而栅极层110相对于绝缘层120构成内凹结构，栅极层110与填充层150之间的距离相对较远，则同样厚度的侧壁介电层190并不足以填满栅极层110和填充层150的间隙，因此在栅极层110和填充层150之间可以形成空气间隙200。

实际操作中，侧壁介电层190通常不能均匀的生长在堆叠层和填充层150的侧壁上，事实上，靠近共源极沟槽130底部的位置，形成的侧壁介电层190会较薄，因此，在最上层的绝缘层120表面的侧壁介电层190和填充层150表面的侧壁介电层190接触时，位于下层的绝缘层120表面的侧壁介电层190和填充层150表面的侧壁介电层190并未接触，栅极层110表面的侧壁介电层190和填充层150表面的侧壁介电层190也未接触，因此可以形成较大体积的空气间隙200，参考图4所示。

在沉积侧壁介电层后，可以去除堆叠层上表面的侧壁介电层，具体的，可以进行平坦化处理，使侧壁介电层和堆叠层齐平。

本申请实施例提供的一种3dnand存储器件的制造方法中，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及间隔层，所述间隔层位于所述堆叠层与填充层之间，去除堆叠层和填充层之间的间隔层，可以形成侧壁间隔，在所述侧壁间隔内形成侧壁介电层，所述侧壁介电层内形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的rc延迟，提高器件性能。

基于以上3dnand存储器件的制造方法，本申请实施例还提供了一种3dnand存储器件，参考图4所示，该存储器件包括：

衬底100；

所述衬底100上的堆叠层以及贯穿所述堆叠层的共源极沟槽130，所述堆叠层包括交替层叠的栅极层110和绝缘层120，所述共源极沟槽130中填充有填充层150以及侧壁介电层，所述侧壁介电层位于所述填充层与栅极层之间，并形成有气隙。

可选的，所述堆叠层包括底部的bsg，所述bsg层侧壁上形成有间隔层140。

可选的，所述填充层150为金属层和/或多晶硅层。

可选的，所述栅极层110和所述绝缘层120之间形成有介质层，所述介质层还覆盖所述栅极层面向沟道结构的侧面，所述沟道结构贯穿所述堆叠层。

可选的，所述绝缘层在沿平行于所述衬底表面的方向上突出于所述栅极层。

本申请实施例提供的一种3dnand存储器件中，在衬底上形成有栅极层和绝缘层交替层叠的堆叠层以及贯穿堆叠层的共源极沟槽，共源极沟槽内形成有填充层以及侧壁介电层，侧壁介电层位于所述填充层与堆叠层之间，并形成有气隙，由于空气的介电常数较小，则栅极层和填充层之间的寄生电容较小，从而降低存储器件的rc延迟，提高器件性能。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于存储器件实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅是本申请的优选实施方式，虽然本申请已以较佳实施例披露如上，然而并非用以限定本申请。任何熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本申请的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本申请技术方案保护的范围内。