像素单元、图像传感器及制作方法与流程

本发明涉及半导体制造领域，尤其涉及一种像素单元、图像传感器及制作方法。

背景技术：

图像传感器的作用是将光学图像转化为相应的电信号。图像传感器分为互补金属氧化物图像传感器(complementarymetaloxidesemiconductorimagesensor，简称cmos传感器)和电荷耦合器件图像传感器(charge-coupleddeviceimagesensor，简称ccd图像传感器)。ccd图像传感器的优点是对图像敏感度较高，噪声小，但是ccd图像传感器与其他器件的集成比较困难，而且ccd图像传感器的功耗较高。相比之下，cmos图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此cmos图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。

全域快门像素技术是指成像阵列中的所有像素都会同时开始或停止曝光。传统上，全域快门像素技术主要用于ccd图像传感器。由于cmos图像传感器的不断普及，且由于机器视觉、电影制作、工业、汽车和扫描应用要求必须以高图像品质捕捉快速移动的物体，图像传感器供应商已经致力于克服在cmos图像传感器上使用全域快门像素技术的相关传统障碍。

其中，满阱容量(fullwellcapacity，fwc)是影响cmos图像传感器成像质量的一个重要参数。图1是现有的一种cmos图像传感器的结构示意图。请参阅图1，cmos图像传感器包括一光电二极管10、一存储二极管11及一浮置扩散区12。所述光电二极管10与所述存储二极管11之间可通过一第一传输晶体管tg1导通，所述存储二极管11与所述浮置扩散区12之间可通过一第二传输晶体管tg2导通。其中，所述存储二极管11及所述浮置扩散区12均设置在外延晶圆上，即所述存储二极管11及所述浮置扩散区12与所述光电二极管10在水平方向上并行设置，则在晶圆面积一定的情况下，光电二极管10区域较小，其满阱容量不能满足全域快门像素技术的需求。

技术实现要素：

本发明所要解决的技术问题是，提供一种像素单元、图像传感器及制作方法，其能够提高所述光电转换元件的满阱容量。

为了解决上述问题，本发明提供了一种像素单元，其包括：一光电转换元件，用于接收入射光以产生电荷，所述光电转换元件包括一第一区域及一第二区域；一电荷存储元件，设置在所述光电转换元件上方且与所述第一区域对应，所述电荷存储元件与所述光电转换元件绝缘，所述电荷存储元件用于存储所述光电转换元件产生的电荷；一沟道层，至少覆盖所述光电转换元件位于所述第二区域的表面且与所述电荷存储元件接触，用于将所述光电转换元件产生的电荷从所述光电转换元件转移至所述电荷存储元件；一第一转移栅极，设置在所述沟道层上方且与所述沟道层绝缘，所述第一转移栅极至少对应所述第二区域设置，所述第一转移栅极用于控制所述沟道层的开启与关闭；一浮置扩散区，设置在所述电荷存储元件上方且与所述第一转移栅极并行，所述浮置扩散区与所述电荷存储元件及所述第一转移栅极绝缘，所述浮置扩散区用于存储来自电荷存储元件的电荷；以及一第二转移栅极，设置在所述浮置扩散区上方，且与所述浮置扩散区绝缘，所述第二转移栅极用于控制所述电荷存储元件中的电荷转移至所述浮置扩散区。

在一实施例中，所述沟道层覆盖所述电荷存储元件，以使所述沟道层与所述电荷存储元件接触，或者所述沟道层与所述电荷存储元件朝向所述光电转换元件的表面接触。

在一实施例中，所述第一转移栅极至少部分区域的高度低于所述浮置扩散区的高度。

在一实施例中，所述像素单元还包括一第一绝缘层，所述第一绝缘层设置在所述电荷存储元件与所述光电转换元件之间，以使所述电荷存储元件与所述光电转换元件绝缘。

在一实施例中，所述像素单元还包括一第二绝缘层，所述第二绝缘层覆盖所述沟道层，以使第一转移栅极与所述沟道层绝缘及所述浮置扩散区与所述沟道层绝缘。

在一实施例中，所述像素单元还包括一第三绝缘层，所述第三绝缘层设置在所述第二转移栅极与所述浮置扩散区之间，以使所述第二转移栅极与所述浮置扩散区绝缘。

在一实施例中，所述像素单元还包括一绝缘壁，所述绝缘壁设置在所述第一转移栅极与所述浮置扩散区之间，以使所述第一转移栅极与所述浮置扩散区绝缘。

在一实施例中，所述像素单元还包括：一层间电介质层，至少覆盖所述第一转移栅极及所述第二转移栅极；一逻辑电路层，形成在层间电介质层上方；以及一连接部，穿过所述层间电介质层，并且分别将第一转移栅极、所述第二转移栅极及所述浮置扩散层电耦接到所述逻辑电路层。

本发明还提供一种cmos图像传感器，其包括如上所述的像素单元。

本发明还提供一种像素单元的制作方法，其包括如下步骤：提供一衬底；在所述衬底中形成一光电转换元件，用于接收入射光以产生电荷，所述光电转换元件包括一第一区域及一第二区域；在所述光电转换元件上形成一电荷存储元件及一沟道层，所述电荷存储元件与所述第一区域对应，且与所述光电转换元件绝缘，用于存储所述光电转换元件产生的电荷，所述沟道层覆盖所述光电转换元件位于所述第二区域的表面且与所述电荷存储元件接触，用于将所述光电转换元件产生的电荷从所述光电转换元件转移至所述电荷存储元件；在所述沟道层及所述电荷存储元件上方形成一第一转移栅极及一浮置扩散区，所述第一转移栅极至少对应所述第二区域设置，且与所述沟道层绝缘，所述第一转移栅极用于控制所述沟道层的开启与关闭，所述浮置扩散区与所述电荷存储元件对应且与所述第一转移栅极并行，所述浮置扩散区与所述电荷存储元件及所述第一转移栅极绝缘，所述浮置扩散区用于存储电荷存储元件存储的电荷；以及在所述浮置扩散区上方形成一第二转移栅极，且所述第二转移栅极与所述浮置扩散区绝缘，所述第二转移栅极用于控制所述电荷存储元件中的电荷转移至所述浮置扩散区。

在一实施例中，在所述光电转换元件上形成所述电荷存储元件及所述沟道层的步骤进一步包括如下步骤：在所述光电转换元件上形成所述电荷存储元件，所述电荷存储元件与所述第一区域对应，且与所述光电转换元件绝缘；在所述光电转换元件位于所述第二区域的表面及所述电荷存储元件上形成所述沟道层。

在一实施例中，在所述光电转换元件上形成所述电荷存储元件及所述沟道层的步骤进一步包括如下步骤：在所述光电转换元件上形成所述沟道层，所述沟道层覆盖所述光电转换元件位于所述第一区域及所述第二区域的表面，且在所述第一区域，所述沟道层与所述光电转换元件绝缘；在所述沟道层上形成所述电荷存储元件，所述电荷存储元件与所述光电转换元件的第一区域对应。

在一实施例中，在所述沟道层及所述电荷存储元件上方形成所述第一转移栅极及所述浮置扩散区的步骤进一步包括：在所述沟道层及所述电荷存储元件上方形成一第一栅极层；在所述第一栅极层上形成一绝缘层；在所述绝缘层上形成一第二栅极层；图形化所述第二栅极层、所述绝缘层及所述第一栅极层，将所述第一栅极层、所述绝缘层及所述第二栅极层分为第一部分及第二部分，所述第二部分对应所述电荷存储元件，所述第二部分至少对应所述第二区域；向所述第一部分及所述第二部分之间填充隔离物，形成隔离壁，以使所述栅极层的所述第一部分与所述第二部分绝缘，所述第一栅极层位于所述第一部分的区域为浮置扩散区，所述第二栅极层位于所述第一部分的区域为所述第二转移栅极，所述第一栅极层位于所述第二部分的区域为第一转移栅极。

在一实施例中，在图形化所述第二栅极层、所述绝缘层及所述第一栅极层步骤中，对应所述第二区域的所述第二栅极层、顶层绝缘层及所述第一栅极层也有部分被去除，以使得所述第一转移栅极的至少部分区域低于所述浮置扩散区。

在一实施例中，在所述浮置扩散区上方形成所述第二转移栅极的步骤之后，所述像素单元的制作方法进一步包括如下步骤：形成一层间电介质层，至少覆盖所述第一转移栅极及所述第二转移栅极；图形化所述层间介质层，以形成分别暴露出所述浮置扩散区、所述第一转移栅极及所述第二转移栅极的过孔；在所述过孔内填充导电物，以形成连接部；在所述层间介质层上形成一逻辑电路层，所述第一转移栅极、所述第二转移栅极及所述浮置扩散层通过所述连接部电耦接到所述逻辑电路层。

本发明的优点在于，在光电转换元件之上堆叠设置电荷存储元件及浮置扩散区，增大了所述光电转换元件的面积，提高了所述光电转换元件的满阱容量(fwc)，进一步提高了成像质量。

附图说明

图1是现有的一种cmos图像传感器的结构示意图；

图2是本发明像素单元的第一实施例的结构示意图；

图3是本发明像素单元的第二实施例的结构示意图；

图4是本发明像素单元第三实施例的结构示意图；

图5是本发明像素单元的制作方法的步骤示意图；

图6a～图6k是本发明像素单元的制作方法的第一实施例的工艺流程图；

图7a～图7d是本发明像素单元的制作方法的第二实施例的一工艺流程图；

图8是本发明像素单元的制作方法的第三实施例的一工艺流程图。

具体实施方式

下面结合附图对本发明提供的像素单元、图像传感器及制作方法的具体实施方式做详细说明。

图2是本发明像素单元的第一实施例的结构示意图。请参阅图2，本发明像素单元包括一光电转换元件20、一电荷存储元件21、一沟道层22、一第一转移栅极23、一浮置扩散区24及一第二转移栅极25。

所述光电转换元件20用于接收入射光以产生电荷。光电转换元件20可形成在一衬底30中。所述衬底30包括但不限于半导体衬底。

所述光电转换元件20包括但不限于光电二极管。其中，所述光电转换元件20包括一第一区域a1及一第二区域a2。所述第一区域a1及所述第二区域a2可依次设置，也可交叉设置。例如，在本实施例中，所述第二区域a2包围所述第一区域a1，即所述第二区域a2形成一环形结构，所述第一区域a1位于该环形结构的内部，具体地说，在俯视所述光电转换元件20的方向上，即图2中的y方向上，所述光电转换元件20被分为两个区域，分别是位于内部的第一区域a1及位于边缘的第二区域a2。

所述电荷存储元件21设置在所述光电转换元件20上方且与所述第一区域a1对应。即在图2所示的y方向上，所述电荷存储元件21对应所述光电转换元件20的第一区域a1设置。所述电荷存储元件21用于存储所述光电转换元件20产生的电荷。所述电荷存储元件21的材料为能够存储电荷的材料，包括但不限于半导体材料，例如多晶硅。在本实施例中，所述电荷存储元件21设置在所述光电转换元件20与光入射面相对的表面上。

其中，所述电荷存储元件21与所述光电转换元件20绝缘，以避免所述光电转换元件20的电荷直接从所述光电转换元件20转移至所述电荷存储元件21。具体地说，在本实施例中，所述像素单元还包括一第一绝缘层31，所述第一绝缘层31设置在所述电荷存储元件21与所述光电转换元件20之间，以使所述电荷存储元件21与所述光电转换元件20绝缘。其中，所述第一绝缘层31可以为单层结构，也可以为多层结构，其材料包括但不限于氧化硅、氮化硅及其组合。

所述沟道层22覆盖所述光电转换元件20位于所述第二区域a2的表面且与所述电荷存储元件21接触。所述沟道22用于将所述光电转换元件20产生的电荷从所述光电转换元件20转移至所述电荷存储元件21。具体地说，所述沟道层22与所述光电转换元件20位于所述第二区域a2的表面及所述电荷存储元件21接触，且能够进行电荷传输。其中，在本实施例中，所述沟道层22覆盖所述光电转换元件20位于所述第二区域a2的表面，且所述沟道层22覆盖所述电荷存储元件21，以使得所述光电转换元件20与所述电荷存储元件21之间能够通过所述沟道层22进行电荷转移。所述沟道层22覆盖所述电荷存储元件21的表面指的是所述沟道层22覆盖所述电荷存储元件21未与所述第一绝缘层31接触的表面。所述沟道层22的材料为本领域常规的用于mos管的沟道层的材料，例如具有p+型掺杂的硅材料，在此不再赘述。

所述第一转移栅极23设置在所述沟道层22上方。也就是说，在图2所示的y方向上，所述第一转移栅极23对应所述沟道层22设置。具体地说，在y方向上，所述沟道层22的正投影区域与所述第一转移栅极23的正投影区域完全重叠，或者所述沟道层22的正投影区域的面积大于所述第一转移栅极23的正投影区域的面积，且所述沟道层22的正投影区域覆盖所述第一转移栅极23的正投影区域。例如，在本实施例中，所述沟道层22的正投影区域的面积大于所述第一转移栅极23的正投影区域的面积，且所述沟道层22的正投影区域覆盖所述第一转移栅极23的正投影区域。

其中，所述第一转移栅极23至少对应所述第二区域a2设置。也就是说，在图2所示的y方向上，所述第一转移栅极23的正投影区域至少覆盖所述第二区域a2。例如，在本实施例中，在y方向上，所述第一转移栅极23的正投影区域不仅覆盖所述第二区域a2，也覆盖部分所述第一区域a1。在本发明其他实施例中，所述第一转移栅极23也可仅覆盖所述第二区域a2而不覆盖所述第一区域a1。

所述第一转移栅极23用于控制所述沟道层22的开启与关闭。具体地说，当向所述第一转移栅极23施加电压时，所述沟道层22导通，所述光电转换元件20中的电荷通过所述沟道层22转移至所述电荷存储元件21中；当取消施加在所述第一转移栅极23上的电压时，所述沟道层22关闭，所述电荷存储元件21暂时存储该电荷。具体地说，所述沟道层22能够导通的原理在于，所述沟道层22、所述第一转移栅极23、所述光电转换元件20及所述电荷存储元件21构成了一个薄膜晶体管结构，当向所述第一转移栅极23施加电压时，所述沟道层22相当于薄膜晶体管(mos)的沟道区(channel)，所述沟道层22会导通，则光电转换元件20的电子会由光电转换元件20通过所述沟道层22转移向所述电荷存储元件21。其中，可通过时序控制来控制所述沟道层22的开启及关闭。

需要说明的是，所述第一转移栅极23与所述沟道层22绝缘。具体地说，在本实施例中，所述像素单元还包括一第二绝缘层32，所述第二绝缘层32覆盖所述沟道层22，以使第一转移栅极23与所述沟道层22绝缘。所述第一转移栅极23及所述沟道层22可分别设置在所述第二绝缘层32的两侧，以实现第一转移栅极23与所述沟道层22绝缘。其中，所述第二绝缘层32可以为单层结构，也可以为多层结构，其材料包括但不限于氧化硅、氮化硅及其组合。

所述浮置扩散区24设置在所述电荷存储元件21上方，用于存储来自电荷存储元件21的电荷。也就是说，在图2所示的y方向上，所述浮置扩散区24对应所述电荷存储元件21设置。具体地说，在y方向上，所述浮置扩散区24的正投影区域与所述电荷存储元件21的正投影区域完全重叠，或者所述电荷存储元件21的正投影区域的面积大于所述浮置扩散区24的正投影区域的面积，且所述电荷存储元件21的正投影区域覆盖所述浮置扩散区24的正投影区域。例如，在本实施例中，所述电荷存储元件21的正投影区域的面积大于所述浮置扩散区24的正投影区域的面积，且所述电荷存储元件21的正投影区域覆盖所述浮置扩散区24的正投影区域。

所述浮置扩散区24与所述第一转移栅极23并行，即在图2所示的x方向上，所述浮置扩散区24与所述第一转移栅极23依次设置。在本实施例中，在x方向上，所述浮置扩散区24与所述第一转移栅极23依次设置，在俯视所述像素单元的方向上(即图2所示的y方向上)，所述第一转移栅极23包围所述浮置扩散区24，即所述第一转移栅极23形成一环形结构，所述浮置扩散区24位于环形结构内部。

其中，所述浮置扩散区24与所述第一转移栅极23绝缘。具体地说，在本实施例中，所述像素单元还包括一绝缘壁34，所述绝缘壁34设置在所述第一转移栅极23与所述浮置扩散区24之间，以使所述第一转移栅极23与所述浮置扩散区24绝缘。所述绝缘壁34的材料可为本领域的常规绝缘材料，在此不再赘述。

所述浮置扩散区24与所述电荷存储元件21绝缘。具体地说，在本实施例中，由于所述沟道层22覆盖所述电荷存储元件21，则所述第二绝缘层32也沿着沟道层22延伸并覆盖所述电荷存储元件21的上方区域，则所述第二绝缘层32隔离所述浮置扩散区24与所述电荷存储元件24，使所述浮置扩散区24与所述电荷存储元件24绝缘。

所述第二转移栅极25设置在所述浮置扩散区24上方。也就是说，在竖直方向上(图2所示的y方向)，所述第二转移栅极25对应所述浮置扩散区24设置。具体地说，在y方向上，所述第二转移栅极25的正投影区域与所述浮置扩散区24的正投影区域完全重叠，或者所述浮置扩散区24的正投影区域的面积大于所述第二转移栅极25的正投影区域的面积，且所述浮置扩散区24的正投影区域覆盖所述第二转移栅极25的正投影区域。例如，在本实施例中，所述第二转移栅极25的正投影区域与所述浮置扩散区24的正投影区域完全重叠，以使得所述第二转移栅极25能够更有效地作用于所述浮置扩散区24。

其中，所述第二转移栅极25与所述浮置扩散区24绝缘。具体地说，在本实施例中，所述像素单元还包括一第三绝缘层33，所述第三绝缘层33设置在所述第二转移栅极25与所述浮置扩散区24之间，以使所述第二转移栅极25与所述浮置扩散区24绝缘。其中，所述第三绝缘层33可以为单层结构，也可以为多层结构，其材料包括但不限于氧化硅、氮化硅及其组合。

所述第二转移栅极25用于控制所述电荷存储元件21中的电荷转移至浮置扩散区24。具体地说，当向所述第二转移栅极25施加电压时，所述电荷存储元件21中存储的电荷向所述浮置扩散区24转移；当取消施加在所述第二转移栅极25上的电压时，所述电荷存储元件21不向所述浮置扩散区24转移电荷。其中，所述电荷存储元件21中存储的电荷向所述浮置扩散区24转移利用的是fn遂穿效应。具体地说，所述电荷存储元件21、所述第二绝缘层32及所述浮置扩散区24形成一fn遂穿晶体管，向所述第二转移栅极25施加适当的电压，形成的栅电场缩短所述电荷存储元件21(即fn遂穿晶体管的源端)的隧穿势垒，电子可以从所述电荷存储元件21隧穿到第二绝缘层32中，然后漂移到所述浮置扩散区24(即fn遂穿晶体管的漏端)。其中，可控制施加在所述第二转移栅极25上的电压，使得电子遂穿到所述浮置扩散区24而不会穿过所述第三绝缘层33。例如，根据所述电荷存储元件21、所述第二绝缘层32、所述浮置扩散区24及所述第二转移栅极的厚度等选择适当的电压，使得所述电荷存储元件21中的电子遂穿到所述浮置扩散区24而不会穿过所述第三绝缘层33。

需要说明的是，在向所述第二转移栅极25施加电压时，部分电压会穿过所述绝缘壁34施加在所述第一转移栅极23上，则所述绝缘壁34要具有一定厚度，以避免施加在所述第一转移栅极23上的电压大于所述沟道层22的导通电压而使所述沟道层22导通。也就是说，所述绝缘壁34的设置使得在向所述第二转移栅极25施加电压时，所述沟道层22不会导通。进一步，在本实施例中，所述像素单元还包括一层间电介质层26、一逻辑电路层27及连接部。所述层间电介质层26至少覆盖所述第一转移栅极23及所述第二转移栅极25。所述层间电介质层26采用绝缘材料制成。所述逻辑电路层27形成在层间电介质层26上方。所述逻辑电路层27内设置有与现有的像素单元结构相同的电路。所述连接部穿过所述层间电介质层26，并且分别将第一转移栅极23、所述第二转移栅极25及所述浮置扩散层24电耦接到所述逻辑电路层。具体地说，在本实施例中，所述连接部包括第一导线280、第二导线281及第三导线282。所述第一导线280与所述第一转移栅极23及所述逻辑电路层27连接，以将所述第一转移栅极23电耦接到所述逻辑电路层27。所述第二导线281与所述第二转移栅极25及所述逻辑电路层27连接，以将所述第二转移栅极25电耦接到所述逻辑电路层27。所述第三导线282与所述浮置扩散层24及所述逻辑电路层27连接，以将所述浮置扩散层24电耦接到所述逻辑电路层27。

本发明像素单元的优点在于，在光电转换元件20之上堆叠设置电荷存储元件21及浮置扩散区24，增大了所述光电转换元件20的面积，提高了所述光电转换元件的满阱容量(fwc)，进一步提高了成像质量。其中，所述电荷存储元件21能够通过沟道层22与光电转换元件20导通，使得光电转换元件20的电荷可转移至电荷存储元件21中，所述电荷存储元件21及浮置扩散区24形成一fn遂穿晶体管，使得在第二转移栅极25的控制下，所述电荷存储元件21中的电荷能够转移至所述浮置扩散区24中。

本发明像素单元还提供一第二实施例。所述第二实施例与第一实施例的区别在于，所述沟道层22与所述电荷存储元件21的位置不同。具体地说，在第二实施例中，所述沟道层22与所述电荷存储元件21朝向所述光电转换元件20的表面接触。图3是本发明像素单元第二实施例的结构示意图，请参阅图3，所述沟道层22覆盖所述光电转换元件20位于所述第二区域a2的表面，且所述沟道层22覆盖所述第一绝缘层31。所述第一绝缘层31的存在使得所述沟道层22与所述光电转换元件20的第一区域a1实现绝缘。所述电荷存储元件21设置在所述沟道层22上与所述第一绝缘层31对应的区域，即所述电荷存储元件21设置在所述沟道层22上与所述光电转换元件20的第一区域a1对应的区域。所述电荷存储元件21的下表面与所述沟道层22的上表面接触，以使得所述光电转换元件20与所述电荷存储元件21之间能够通过所述沟道层22进行电荷转移。本实施例的优点在于，电荷的传输路径缩短，更有利于电荷的传输。

本发明像素单元还提供一第三实施例。所述第三实施例与第一实施例的区别在于，所述第一转移栅极23与所述浮置扩散区24重叠面积不同。具体地说，请参阅图2，在第一实施例中，所述第一转移栅极23形成一环形结构，所述浮置扩散区24位于环形结构内部，即所述浮置扩散区24的侧面被所述第一转移栅极23完全包围。而在第三实施例中，即所述浮置扩散区24的侧面未被所述第一转移栅极23完全包围。图4是本发明像素单元第三实施例的结构示意图。请参阅图4，在本第三实施例中，所述第一转移栅极23至少部分区域低于所述浮置扩散区24，以使得所述浮置扩散区24的部分侧面并未被所述第一转移栅极23包围。其中，所述第一转移栅极23的全部区域均低于所述浮置扩散区24，或者第一转移栅极23的部分区域均低于所述浮置扩散区24。其优点在于，在向所述第二转移栅极25施加电压时，部分电压会穿过所述绝缘壁34施加在所述第一转移栅极23上，而由于所述第一转移栅极23与所述浮置扩散区24重叠面积相较于第一实施例少，则能够减小施加在所述第一转换栅极上的电压，从而避免所述沟道层22导通。

本发明还提供一种cmos图像传感器，其包括多个如上所述的像素单元。相邻的像素单元之间通过绝缘介质隔离。

本发明还提供一种上述的像素单元的制作方法。图5是本发明像素单元的制作方法的步骤示意图。请参阅图5，本发明像素单元的制作方法包括如下步骤：步骤s40、提供一衬底；步骤s41、在所述衬底中形成一光电转换元件，用于接收入射光以产生电荷，所述光电转换元件包括一第一区域及一第二区域；步骤s42、在所述光电转换元件上形成一电荷存储元件及一沟道层，所述电荷存储元件与所述第一区域对应，且与所述光电转换元件绝缘，用于存储所述光电转换元件产生的电荷，所述沟道层覆盖所述光电转换元件位于所述第二区域的表面且与所述电荷存储元件接触，用于将所述光电转换元件产生的电荷从所述光电转换元件转移至所述电荷存储元件；步骤s43、在所述沟道层及所述电荷存储元件上方形成一第一转移栅极及一浮置扩散区，所述第一转移栅极至少对应所述第二区域设置，且与所述沟道层绝缘，所述第一转移栅极用于控制所述沟道层的开启与关闭，所述浮置扩散区与所述电荷存储元件对应且与所述第一转移栅极并行，所述浮置扩散区与所述电荷存储元件及所述第一转移栅极绝缘，所述浮置扩散区用于存储电荷存储元件存储的电荷；步骤s44、在所述浮置扩散区上方形成一第二转移栅极，且所述第二转移栅极与所述浮置扩散区绝缘，所述第二转移栅极用于控制所述电荷存储元件中的电荷转移至所述浮置扩散区。

图6a～图6k是本发明像素单元的制作方法的第一实施例的工艺流程图。

请参阅步骤s40及图6a，提供一衬底500。所述衬底500包括但不限于半导体衬底。

请参阅步骤s41及图6b，在所述衬底500中形成一光电转换元件501。所述光电转换元件501用于接收入射光以产生电荷。其中，所述光电转换元件501包括一第一区域a1及一第二区域a2。所述光电转换元件501包括但不限于光电二极管。形成所述光电转换元件501的方法为本领域技术人员熟知的方法，在此不再赘述。

请参阅步骤s42，在所述光电转换元件501上形成一电荷存储元件502及一沟道层503。具体地说，在所述光电转换元件501与光入射面相对的表面形成所述电荷存储元件502及所述沟道层503。所述电荷存储元件502与所述第一区域a1对应，且与所述光电转换元件501绝缘，所述沟道层503覆盖所述光电转换元件501位于所述第二区域a2的表面且与所述电荷存储元件502接触。所述电荷存储元件502用于存储所述光电转换元件501产生的电荷，所述沟道层503用于将所述光电转换元件501产生的电荷从所述光电转换元件501转移至所述电荷存储元件502。

其中，所述电荷存储元件502与所述沟道层503可具有两种位置关系，第一种位置关系为，所述沟道层503覆盖所述光电转换元件501位于所述第二区域a2的表面，且所述沟道层503覆盖所述电荷存储元件502；第二种位置关系为所述沟道层503与所述电荷存储元件502朝向所述光电转换元件501的表面接触，而并非覆盖所述电荷存储元件502。

在本实施例中，以形成所述电荷存储元件502与所述沟道层503的第一种位置关系为例，说明其工艺流程。即所述沟道层503覆盖所述光电转换元件501位于所述第二区域a2的表面，且所述沟道层503覆盖所述电荷存储元件502。

首先，在所述光电转换元件501上形成所述电荷存储元件502，所述电荷存储元件502与所述第一区域a1对应，且与所述光电转换元件501绝缘。

具体地说，请参阅图6c，在所述光电转换元件501上依次形成一绝缘层530及一电荷存储层531。其中，所述绝缘层530可以为单层结构，也可以为多层结构。例如，在本实施例中，所述绝缘层530为多层结构，其包括氧化物、氮化物及两者的组合。所述电荷存储层531的材料包括但不限于半导体，例如，多晶硅。请参阅图6d，图形化所述电荷存储层531及所述绝缘层530。在所述第一区域a1，所述电荷存储层531及位于所述电荷存储层531之下的所述绝缘层530被保留，所述电荷存储层531被保留的部分作为所述电荷存储元件502，所述绝缘层530被保留的部分作为所述电荷存储元件502与所述光电转换元件501之间的第一绝缘层504；在所述第二区域a2，所述光电转换元件501的表面被暴露。其中，图形化所述电荷存储层531及所述绝缘层530的方法包括但不限于本领域常规的光刻工艺。

其次，请参阅图6e，在所述光电转换元件501位于所述第二区域a2的表面及所述电荷存储元件502上形成所述沟道层503，即所述沟道层503覆盖所述光电转换元件501位于所述第二区域a2的表面及所述电荷存储元件502。所述沟道层503包括但不限于为一具有p+型掺杂的半导体层。形成所述沟道层503的方法包括但不限于常规的沉积工艺。

在本发明像素单元的制作方法的第二实施例中，以形成所述电荷存储元件与所述沟道层的第二种位置关系为例，说明其工艺流程。具体地说，所述沟道层503与所述电荷存储元件502朝向所述光电转换元件501的表面接触。

首先，在所述光电转换元件501上形成所述沟道层503，所述沟道层503覆盖所述光电转换元件501位于所述第一区域a1及所述第二区域a2的表面。

具体地说，请参阅图7a，在所述光电转换元件501上形成一绝缘层530。请参阅图7b，图形化所述绝缘层530，仅保留位于第一区域a1的绝缘层，所述被保留的绝缘层作为第一绝缘层504。请参阅图7c，形成一沟道层503，所述沟道层503覆盖所述光电转换元件501位于所述第二区域a2的表面及所述第一绝缘层504，所述沟道层503为一具有p+型掺杂的半导体层。

其次，请参阅图7d，在所述沟道层503上形成一电荷存储层，并图形化图形化所述电荷存储层，所述电荷存储层被保留的部分即为所述电荷存储元件502，所述电荷存储元件502与所述光电转换元件501的第一区域a1对应。其中，图形化所述电荷存储层的方法包括但不限于光刻工艺。

请继续参阅步骤s43及步骤s44，在所述沟道层503及所述电荷存储元件502上方形成一第一转移栅极505及一浮置扩散区506；在所述浮置扩散区506上方形成一第二转移栅极507。

在本第一实施例中，形成所述第一转移栅极505、所述浮置扩散区506及所述第二转移栅极507的具体工艺步骤说明如下：

请参阅图6f，在所述沟道层503及所述电荷存储元件502上方依次形成一底层绝缘层540、一第一栅极层541、一顶层绝缘层542及一第二栅极层543。其中，所述底层绝缘层540使得所述第一栅极层541与所述沟道层503及所述电荷存储元件502绝缘。具体地说，在本实施例中，由于所述沟道层503覆盖所述电荷存储元件502，则所述底层绝缘层540形成在所述沟道层503上，所述第一栅极层541形成在所述底层绝缘层540上，所述顶层绝缘层542形成在所述第一栅极层541上。所述底层绝缘层540及所述顶层绝缘层542的结构可以相同，也可不同，其包括但不限于氧化硅、氮化硅及其组合物。所述第一栅极层541及所述第二栅极层543的材料包括但不限于半导体材料，例如多晶硅。

请参阅图6g，图形化所述第二栅极层543、顶层绝缘层542及所述第一栅极层541，以将所述第二栅极层543、顶层绝缘层542及所述第一栅极层541分为第一部分及第二部分。其中，第一部分对应所述电荷存储元件502，所述第二部分至少对应所述第二区域a2。具体地说，采用光刻工艺图形化所述第二栅极层543、顶层绝缘层542及所述第一栅极层541形成沟槽544，以形成第一部分及第二部分。在本实施例中，所述底层绝缘层540并未被图形化，在本发明其他实施例中，受限于工艺条件，所述底层绝缘层540也可以被图形化。请参阅图6h，向所述第一部分及所述第二部分之间的沟槽544填充隔离物，形成隔离壁508。所述隔离壁508的材料包括但不限于氧化硅、氮化硅及其组合。其中，位于第一部分的第一栅极层541作为浮置扩散区506，位于第二部分的第一栅极层541作为第一转移栅极505，位于第一部分的所述第二栅极层543作为所述第二转移栅极507，位于第一部分的所述顶层绝缘层542作为所述第二栅极层543与所述浮置扩散区506之间的绝缘层509。在本实施例中，由于工艺流程的限制，位于第二部分的顶层绝缘层542及所述第二栅极层543未被去除，在本发明其他实施例中，可也去除位于第二部分的顶层绝缘层542及所述第二栅极层543。

所述第一转移栅极505至少对应所述第二区域a2设置，且与所述沟道层503绝缘，所述第一转移栅极505用于控制所述沟道层503的开启与关闭，所述浮置扩散区506与所述电荷存储元件502对应，且与所述电荷存储元件502及所述第一转移栅极505绝缘，所述浮置扩散区506用于存储电荷存储元件502存储的电荷。

当然，在本发明其他实施例中，也可在形成所述第一转移栅极505及所述浮置扩散区506后再形成所述第二转移栅极507，此处不再赘述。

在本实施例中，对应所述第二区域a2的所述第二栅极层543、顶层绝缘层542及所述第一栅极层541均被保留，而在本发明另一实施例中，在形成沟槽544的步骤中，对应所述第二区域a2的所述第二栅极层543、顶层绝缘层542及所述第一栅极层541也有部分被去除，以使得所述第一转移栅极505的至少部分区域低于所述浮置扩散区506。具体地说，请参阅图8，在形成沟槽544的步骤中，对应所述第二区域a2的所述第二栅极层543、顶层绝缘层542及所述第一栅极层541部分被去除，例如，在图8中的b区域，所述第二栅极层543、顶层绝缘层542及所述第一栅极层541被去除。其中，受工艺制程的限制，所述第一栅极层541并未被完全去除。该步骤使得最终形成的像素单元的所述第一转移栅极505至少部分区域低于所述浮置扩散区506，以使得所述浮置扩散区506的部分侧面并未被所述第一转移栅极505包围。

进一步，在所述浮置扩散区506上方形成所述第二转移栅极505的步骤之后，所述像素单元的制作方法进一步包括如下步骤：

请参阅图6i，形成一层间电介质层510，并图形化所述层间介质层510。所述层间电介质层510至少覆盖所述第一转移栅极505及所述第二转移栅极507。所述层间电介质层510为绝缘层。图形化所述层间介质层510以形成分别暴露出所述浮置扩散区506、所述第一转移栅极505及所述第二转移栅极507的过孔510a。其中，可采用光刻工艺形成所述过孔510a。其中，由于暴露出所述浮置扩散区506的过孔需要穿过所述第二转移栅极507，则在本发明其他实施例中，在形成所述层间介质层510之前可先形成一穿过所述第二转移栅极507及所述绝缘层509的过孔，形成层间介质层510之后再对应形成穿过层间介质层510的过孔。

请参阅图6j，在所述过孔510a中填充导电物，以形成连接部。具体地说，在所述过孔中形成一第一导线511、一第二导线512及一第三导线513。所述第一导线511与所述第一转移栅极505连接，所述第二导线512与所述第二转移栅极507连接，所述第三导线513与所述浮置扩散层506连接。其中，由于所述第三导线513穿过所述第二转移栅极507，则可在该过孔的侧壁设置绝缘层514，以使所述第三导线513与所述第二转移栅极507绝缘。形成所述绝缘层514的步骤可在形成连接部的步骤之前进行。

请参阅图6k，在所述层间介质层510上形成一逻辑电路层515。所述第一转移栅极505、所述第二转移栅极507及所述浮置扩散层506通过所述连接部电耦接到所述逻辑电路层515。具体地说，所述第一导线511将所述第一转移栅极23电耦接到所述逻辑电路层515；所述第二导线512将所述第二转移栅极507电耦接到所述逻辑电路层515，所述第三导线513将所述浮置扩散层506电耦接到所述逻辑电路层515。

采用本发明像素单元的制备方法制备的像素单元在光电转换元件之上堆叠设置电荷存储元件及浮置扩散区，增大了所述光电转换元件的面积，提高了所述光电转换元件的满阱容量(fwc)，进一步提高了成像质量。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。