一种结型势垒肖特基二极管的制作方法

本发明属于半导体技术领域，具体涉及一种结型势垒肖特基二极管。

背景技术：

宽带隙半导体材料碳化硅具有较大的禁带宽度，较高的临界击穿电场，高热导率和高电子饱和漂移速度等优良物理和化学特性，适合制作高温、高压、大功率、抗辐照的半导体器件。

在功率电子领域中，jbs二极管(结型势垒肖特基二极管，junctionbarrierschottkydiode)已被广泛应用，其具有良好的正向导通特性、反向漏电流小等特点。

但是由于jbs二极管不同位置所接触的封装面积不同，导致jbs二极管不同位置的散热条件不同，最终导致jbs二极管中心温度大于其周围区域温度，而这个温度差会导致jbs二极管不同位置载流子迁移率不同，电流分布不均匀，jbs二极管出现局部电迁移现象，从而影响jbs二极管的可靠性。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种结型势垒肖特基二极管。本发明要解决的技术问题通过以下技术方案实现：

一种结型势垒肖特基二极管，包括：

n-外延层；

若干p型离子注入区，位于所述n-外延层中，所述p型离子注入区的深度从所述结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小；

第一金属层，位于所述n-外延层的上表面，且每个所述p型离子注入区与所述第一金属层的交界面形成一个第一肖特基接触区，相邻若干所述p型离子注入区之间的n-外延层与所述第一金属层的交界面形成第二肖特基接触区或欧姆接触区，其中，所述第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从所述结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小。

在本发明的一个实施例中，所述第一趋势为从所述结型势垒肖特基二极管的边缘至中心的每个所述p型离子注入区的深度依次减小。

在本发明的一个实施例中，所述第二趋势为从所述结型势垒肖特基二极管的边缘至中心的每m个所述p型离子注入区的深度减小一次，其中，m大于等于2。

在本发明的一个实施例中，所述p型离子注入区的宽度相同。

在本发明的一个实施例中，所述第三趋势为从所述结型势垒肖特基二极管的边缘至中心的每个所述第二肖特基接触区的肖特基接触面积或每个所述欧姆接触区的欧姆接触面积依次减小。

在本发明的一个实施例中，所述第四趋势为从所述结型势垒肖特基二极管的边缘至中心的每n个所述第二肖特基接触区的肖特基接触面积或每n个所述欧姆接触区的欧姆接触面积减小一次，其中，n大于等于2。

在本发明的一个实施例中，还包括sio2隔离介质层，位于所述n-外延层和所述第一金属层之间，且位于所述n-外延层的端部。

在本发明的一个实施例中，还包括n+衬底层，位于所述n-外延层下表面。

在本发明的一个实施例中，还包括第三金属层，位于所述n+衬底层下表面。

本发明的有益效果：

本发明所提出的结型势垒肖特基二极管的第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从结型势垒肖特基二极管的边缘至中心逐渐减小，从而在保证反向漏电流和正向导通电阻没有退化的前提下，减小了结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。同时结型势垒肖特基二极管的p型离子注入区的深度从结型势垒肖特基二极管的边缘至中心逐渐减小，能够保证结型势垒肖特基二极管在减小其温度差和正向导通电阻不退化的前提下，减小结型势垒肖特基二极管的反向漏电流。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种结型势垒肖特基二极管的结构示意图；

图2是本发明实施例提供的另一种结型势垒肖特基二极管的结构示意图；

图3是本发明实施例提供的一种结型势垒肖特基二极管的俯视示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1是本发明实施例提供的一种结型势垒肖特基二极管的结构示意图，本实施例提供一种结型势垒肖特基二极管，该结型势垒肖特基二极管包括：

n-外延层3；

若干p型离子注入区4，位于所述n-外延层4中，所述p型离子注入区4的深度从所述结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小；

第一金属层6，位于所述n-外延层3的上表面，且每个所述p型离子注入区4与所述第一金属层6的交界面形成一个第一肖特基接触区7，相邻若干所述p型离子注入区4之间的n-外延层3与所述第一金属层6的交界面形成第二肖特基接触区8或欧姆接触区8，其中，所述第二肖特基接触区8的肖特基接触面积或欧姆接触区的欧姆接触面积8从所述结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小。

本实施例所提出的结型势垒肖特基二极管的第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从结型势垒肖特基二极管的边缘至中心逐渐减小，从而在保证反向漏电流和正向导通电阻没有退化的前提下，减小了结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。同时结型势垒肖特基二极管的p型离子注入区的深度从结型势垒肖特基二极管的边缘至中心逐渐减小，能够保证结型势垒肖特基二极管在减小其温度差和正向导通电阻不退化的前提下，减小结型势垒肖特基二极管的反向漏电流。

进一步地，所述n^-外延层3是磷材料与碳化硅材料的掺杂，其中，磷材料的掺杂浓度根据所需结型势垒肖特基二极管的击穿电压确定，例如：所述结型势垒肖特基二极管的击穿电压为1200v时，所述磷掺杂浓度为1×10¹⁵/cm^-3。

进一步地，所述n^-外延层3的厚度根据所需肖特基二极管的击穿电压确定，例如：所述肖特基二极管的击穿电压为1200v时，所述n^-外延层2的厚度为10μm。

进一步地，本实施例的第一金属层6例如可以为金属镍或者金属钛。

进一步地，在第一金属层6上还可以设置一层第二金属层，所述第二金属层为金属al或者ag，其厚度为2-5μm。

在一个实施例中，第一趋势为从所述结型势垒肖特基二极管的边缘至中心的每个所述p型离子注入区4的深度依次减小。例如，请参见图2，图2中结型势垒肖特基二极管共设置有10个p型离子注入区4，将从左至右的p型离子注入区4的深度依次记为dp1、dp2、dp3、dp4、dp5、dp6、dp7、dp8、dp9、dp10，当其满足第一趋势变化时，该结型势垒肖特基二极管的p型离子注入区4的深度关系满足如下关系：

dp1>dp2>dp3>dp4>dp5＝dp6<dp7<dp8<dp9<dp10

在一个实施例中，第二趋势为从所述结型势垒肖特基二极管的边缘至中心的每m个所述p型离子注入区的深度减小一次，其中，m大于等于2。例如，结型势垒肖特基二极管共设置有10个p型离子注入区4，将从左至右的p型离子注入区4的深度依次记为dp1、dp2、dp3、dp4、dp5、dp6、dp7、dp8、dp9、dp10，当其满足第二趋势变化时，其m取2，则该结型势垒肖特基二极管的p型离子注入区4的深度关系满足如下关系：

dp1＝dp2>dp3＝dp4>dp5＝dp6<dp7＝dp8<dp9＝dp10

本实施例的m还可以取其它值，例如为3、4或5等，本实施例不对其做具体限定，本领域技术人员可以根据实际需求进行选择。

本实施例的p型离子注入区4不同深度的形成方式可以是多次离子注入的方式，也可以是通过在结型势垒肖特基二极管不同位置生长不同厚度的氧化层掩模形成。

本实施例通过p型离子注入区4的深度从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小的方式，使得结型势垒肖特基二极管的漏电流和正向导通电阻也会发生变化，即使其反向漏电流减小，正向导通电阻增大，当p型离子注入区4的深度从结型势垒肖特基二极管的边缘至中心按照第一趋势或第二趋势逐渐减小的趋势越大时，则反向漏电流越小，正向导通电阻则越大。

进一步地，p型离子注入区4的掺杂浓度例如可以为大于等于1*10¹⁷cm^-3。

进一步地，p型离子注入区4的深度例如可以为大于等于0.5μm。

进一步地，p型离子注入区4的宽度相同，例如可以为大于等于2μm。

进一步地，相邻两个p型离子注入区4之间的距离例如可以为大于等于2μm。

第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从所述结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小，即jbs原胞从所述结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小，每个jbs原胞为由一个p型离子注入区4的中心线至与其相邻的p型离子注入区4的中心线构成的区域。

在一个实施例中，第三趋势为从所述结型势垒肖特基二极管的边缘至中心的每个所述第二肖特基接触区8的肖特基接触面积或欧姆接触区8的欧姆接触面积依次减小。例如，请再次参见图2，图2中结型势垒肖特基二极管共设置有10个p型离子注入区4，则共包括9个第二肖特基接触区8或9个欧姆接触区8，将从左至右的9个第二肖特基接触区8的肖特基接触面积或9个欧姆接触区8的欧姆接触面积依次记为ws1、ws2、ws3、ws4、ws5、ws6、ws7、ws8、ws9，当其满足第三趋势变化时，该结型势垒肖特基二极管的第二肖特基接触区8的肖特基接触面积或欧姆接触区8的欧姆接触面积满足如下关系：

ws1>ws2>ws3>ws4>ws5<ws6<ws7<ws8<ws9

在一个实施例中，第四趋势为从所述结型势垒肖特基二极管的边缘至中心的每n个所述第二肖特基接触区的肖特基接触面积或每n个所述欧姆接触区8的欧姆接触面积减小一次，其中，n大于等于2。例如，结型势垒肖特基二极管共设置有10个p型离子注入区4，则共包括9个第二肖特基接触区8或9个欧姆接触区8，将从左至右的9个第二肖特基接触区8的肖特基接触面积或9个欧姆接触区8的欧姆接触面积依次记为ws1、ws2、ws3、ws4、ws5、ws6、ws7、ws8、ws9，当其满足第四趋势变化时，其n取2，该结型势垒肖特基二极管的第二肖特基接触区8的肖特基接触面积或欧姆接触区8的欧姆接触面积满足如下关系：

ws1＝ws2>ws3＝ws4>ws5<ws6＝ws7<ws8＝ws9

本实施例的n还可以取其它值，例如为3、4或5等，本实施例不对其做具体限定，本领域技术人员可以根据实际需求进行选择。

本实施例通过第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从结型势垒肖特基二极管的边缘至中心按照第三趋势或第四趋势逐渐减小的方式，不仅在保证结型势垒肖特基二极管的反向漏电流和正向导通电阻没有退化的前提下，还减小了结型势垒肖特基二极管的温度差，使得结型势垒肖特基二极管不同位置的载流子的迁移率相同，使得电流分布均匀，从而有效抑制了结型势垒肖特基二极管的局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。

进一步地，请参见图3，p型离子注入区4的形状可以是条形、矩形或正方形，还可以为其它形状，本实施例不对p型离子注入区4的形状做具体的限定。

在一个实施例中，本实施例的结型势垒肖特基二极管还可以包括sio2隔离介质层5，位于所述n-外延层3和所述第一金属层6之间，且位于所述n-外延层3的端部。

优选地，sio2隔离介质层5的厚度为200-500nm。

在一个实施例中，本实施例的结型势垒肖特基二极管还包括n+衬底层2，位于所述n-外延层3下表面。

优选地，所述n⁺衬底层2是高掺杂的n型碳化硅，所述n型碳化硅是磷材料与碳化硅材料的掺杂，其磷材料的掺杂浓度为≥1×10¹⁹/cm^-3。

优选地，所述n⁺衬底层2的厚度为200μm-500μm。

在一个实施例中，本实施例的结型势垒肖特基二极管还包括第三金属层1，位于所述n+衬底层2下表面，且第三金属层1与n⁺衬底层2形成欧姆接触。

优选地，所述第三金属层1为金属ni，其厚度为50-100nm。

进一步地，在第三金属层1的下表面还可以设置一层第四金属层，第四金属层可以为ti/ni/ag的金属依次堆叠形成，其厚度为2-5μm。

本实施例可以用所述铜或者铝导线从所述第二金属的表面ag层引出来后形成所述阴极。

本实施例所提出的结型势垒肖特基二极管的第二肖特基接触区的肖特基接触面积或欧姆接触区的欧姆接触面积从结型势垒肖特基二极管的边缘至中心逐渐减小，从而在保证反向漏电流和正向导通电阻没有退化的前提下，减小了结型势垒肖特基二极管的温度差，有效抑制了局部电迁移现象的发生，提高了结型势垒肖特基二极管的可靠性。同时结型势垒肖特基二极管的p型离子注入区的深度从结型势垒肖特基二极管的边缘至中心逐渐减小，能够保证结型势垒肖特基二极管在减小其温度差和正向导通电阻不退化的前提下，减小结型势垒肖特基二极管的反向漏电流。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。