封装体的制作方法

本揭露实施例是有关于一种封装体、封装结构及其制造方法。

背景技术：

半导体装置及集成电路(integratedcircuit，ic)通常是在单个半导体晶片上制造。晶片的管芯可以晶片级(waferlevel)来与其他半导体器件或管芯一起进行处理及封装，且已针对晶片级封装(waferlevelpackaging)开发了各种技术。另外，这种封装可在切割之后被进一步整合到半导体衬底或载体。

技术实现要素：

本揭露实施例提供一种封装体包括半导体封装体、衬底及第二绝缘包封体，所述半导体封装体包括半导体管芯及第一绝缘包封体。所述第一绝缘包封体包封所述半导体管芯。所述衬底包括重布线路电路，其中所述衬底通过所述重布线路电路电耦合到所述半导体封装体。所述第二绝缘包封体设置在所述衬底的第一表面上且局部地覆盖所述衬底的所述第一表面，其中所述衬底夹置在所述半导体封装体与所述第二绝缘包封体之间。

附图说明

接合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图11是根据本公开一些实施例的封装结构的制造方法中各个阶段的示意性剖视图。

图12是示出图10中所绘示的天线与导电接头之间的相对位置的示意性俯视图。

图13是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图14是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图15是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图16是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图17是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图18是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图19是示出图18中所绘示的天线与导电接头之间的相对位置的示意性俯视图。

图20是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图21是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图22是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图23是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图24是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图25是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图26到图30是根据本公开一些实施例的封装结构的制造方法中各个阶段的示意性剖视图。

图31是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图32是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图33是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图34是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图35是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图36是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图37是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图38是根据本公开一些示例性实施例的封装结构的示意性剖视图。

图39是根据本公开一些示例性实施例的封装结构的示意性剖视图。

[符号的说明]

10a、10b、10c：第一封装体

20a、20b、20c：第二封装体

30、210：有机衬底

30a、30b：侧

31：金属线段

102、202：载体

104、204：剥离层

110：重布线路结构

112、112a、112b、126、152、152a、152b、152c、152d、152e、252、252a、252b、252c、260、290、di：介电层

114、154、154a、154b、154c、154d、254、254a、254b、254c：金属化层

120、220：导电柱

120a、125a、140a、220a、240a、280a：顶表面

120b、140b、220b、240b、280b：底表面

125、225、225a、225b、340、ae：天线元件

130：半导体管芯

130a：有源表面

130b：接垫

130c：钝化层

130d：导通孔

130e、350：保护层

130f：背侧表面

140：绝缘包封体

140’、240、310、330：绝缘包封体

150、250、250’：重布线路结构

160、172、270：球下金属(ubm)图案

174、176、178：连接接垫

180：导电元件

190：半导体装置/无源装置

192：有源装置

194：连接模块

194a：电路板

194b：框架结构

194c：引脚

212、212a、212b、212c、212d、212e、280：有机介电层

214、214a、214b、214c、214d、214e：图案化导电层

230：导电接头

300、320：电磁干扰屏蔽层

a1：上部部分

a2：下部部分

atn1、atn2、atn2’、atn2”、atn3、atn3’：天线

c：孔腔

cs：连接结构

da：连接膜

er：延伸区

h：厚度

hd：固持装置

o1、o2、o3：接触开口

o4：开口

p1、p2、p3、p4、p5、p6、p7、p8、p9、p10、p11、p12、p13、p14、p15、p16、p17、p18、p19、p20、p21、p22、p23：封装结构

ss：倾斜侧壁

uf：底部填充材料

x、y：方向

z：方向/堆叠方向

具体实施方式

以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在…之下(beneath)”、“在…下方(below)”、“下部的(lower)”、“在…上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。

还可包括其他特征及工艺。举例来说，可包括测试结构以帮助对三维(three-dimensional，3d)封装体或三维集成电路(three-dimensionalintegratedcircuit，3dic)装置进行验证测试。所述测试结构可包括例如在重布线层中或衬底上形成的测试垫(testpad)，以便能够对3d封装体或3dic进行测试、使用探针和/或探针卡(probecard)等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包含对已知良好管芯(knowngooddie)进行中间验证的测试方法接合使用以提高良率(yield)并降低成本。

图1到图11是根据本公开一些实施例的封装结构的制造方法中各个阶段的示意性剖视图。图12是示出图10及图11中所绘示的天线与导电接头之间的相对位置的示意性俯视图。图13是根据本公开一些示例性实施例的封装结构的示意性剖视图。在示例性实施例中，所述制造方法是封装体工艺的一部分。在图1到图11以及图13中，举例来说，示出一个(半导体)芯片或管芯来表示晶片的多个(半导体)芯片或管芯，且示出第一封装体10a及第二封装体20a来表示在所述制造方法之后获得的封装结构p1。在其他实施例中，示出两个(半导体)芯片或管芯来表示晶片的多个(半导体)芯片或管芯，且示出一个或多个第一封装体10a及一个或多个第二封装体20a来表示在(半导体)制造方法之后获得的多个(半导体)封装结构p1，本公开并非仅限于此。

参照图1，在一些实施例中，提供上面涂布有剥离层104的载体102。在一个实施例中，载体102可为玻璃载体或任何适合为半导体封装体的制造方法承载半导体晶片或重构晶片(reconstitutedwafer)的载体。

在一些实施例中，剥离层104设置在载体102上，且剥离层104的材料可为适合将载体102相对于设置在载体102上的上方层或者任何晶片进行接合及剥离的任何材料。在一些实施例中，剥离层104可包括释放层(例如光热转换(light-to-heatconversion，“lthc”)层)或贴合剂层(例如可紫外线固化贴合剂或可热固化贴合剂层)。

继续参照图1，在一些实施例中，在载体102之上形成重布线路结构110。举例来说，在图1中，重布线路结构110形成在剥离层104上，且形成重布线路结构110包括依序形成交替的一个或多个介电层112与一个或多个金属化层114。在一些实施例中，重布线路结构110包括两个介电层112(例如，介电层112a及介电层112b)以及一个金属化层114，如图1中所示，其中金属化层114夹置在介电层112的介电层112a与介电层112b之间，且金属化层114的顶表面的一些部分分别被介电层112的最顶层(例如，介电层112b)的多个开口暴露出。然而，本公开并非仅限于此。重布线路结构110中所包括的金属化层及介电层的数目并非仅限于此，而是可根据需要来指定并选择。举例来说，金属化层及介电层的数目可为一个或多于一个。

在某些实施例中，介电层112的材料可为可利用光刻(photolithography)和/或刻蚀(etching)工艺进行图案化的聚酰亚胺(polyimide，pi)、聚苯并恶唑(polybenzoxazole，pbo)、苯并环丁烯(benzocyclobutene，bcb)、氮化物(例如氮化硅)、氧化物(例如氧化硅)、磷硅酸盐玻璃(phosphosilicateglass，psg)、硼硅酸盐玻璃(borosilicateglass，bsg)、掺杂硼的磷硅酸盐玻璃(boron-dopedphosphosilicateglass，bpsg)、其组合等。在一些实施例中，通过例如旋转涂布(spin-oncoating)、化学气相沉积(chemicalvapordeposition，cvd)、等离子体增强型化学气相沉积(plasma-enhancedchemicalvapordeposition，pecvd)等合适的制作技术来形成介电层112的材料。本公开并非仅限于此。

在一些实施例中，金属化层114的材料可由通过电镀(electroplating)或沉积形成的导电材料(例如铝、钛、铜、镍、钨和/或其合金)制成且可利用光刻及刻蚀工艺进行图案化。在一些实施例中，金属化层114可为图案化铜层或其他合适的图案化金属层。在本说明通篇中，用语“铜”旨在包括实质上纯的元素铜、含有不可避免的杂质的铜及含有少量例如钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝或锆等元素的铜合金。

参照图2，在一些实施例中，在重布线路结构110上形成多个导电柱120。在一些实施例中，导电柱120可为穿孔(throughvia)，例如集成扇出型(integratedfan-out，info)穿孔。为简明起见，出于例示目的，在图2中呈现仅两个导电柱120，然而应注意，导电柱120的数目可少于两个或多于两个；本公开并非仅限于此。可根据需要来选择要形成的导电柱120的数目。

在一些实施例中，导电柱120通过光刻、镀覆、光刻胶剥除工艺或任何其他合适的方法形成。在一个实施例中，导电柱120可通过以下方式形成：形成覆盖重布线路结构110的掩模图案(未示出)，所述掩模图案具有多个开口，所述开口暴露出金属化层114的被介电层112的最顶层(例如，介电层112b)暴露出的顶表面；通过电镀或沉积形成填充所述开口的金属材料以形成导电柱120；以及接着移除掩模图案。在一个实施例中，导电柱120的材料可包括金属材料，例如铜或铜合金等。然而，本公开并非仅限于此。

继续参照图2，在一些实施例中，提供上面设置有连接膜da的至少一个半导体管芯130，其中半导体管芯130具有有源表面130a及与有源表面130a相对的背侧表面130f。如图2中所示，半导体管芯130通过连接膜da设置在重布线路结构110上以及载体102之上。在一些实施例中，连接膜da位于半导体管芯130与重布线路结构110之间，且连接膜da实体接触半导体管芯130的背侧表面130f及重布线路结构110(例如，重布线路结构110的介电层112的最顶层(例如，介电层112b))。在一些实施例中，由于在半导体管芯130与重布线路结构110之间提供连接膜da，半导体管芯130与重布线路结构110稳定地贴合到彼此。在一些实施例中，连接膜da可为例如半导体管芯贴合膜(dieattachfilm)、由粘合剂或环氧树脂制成的层等。在一些实施例中，重布线路结构110被称为用于提供布线功能的半导体管芯130的背侧重布线层(back-sideredistributionlayer)。

在一些实施例中，如图2中所示，半导体管芯130包括：有源表面130a；多个接垫130b，分布在有源表面130a上；钝化层130c，覆盖被接垫130b暴露出的有源表面130a且覆盖接垫130b的一部分；多个导通孔130d，连接到被钝化层130c暴露出的接垫130b的部分以及钝化层130c的一部分；保护层130e，覆盖导通孔130d及被导通孔130d暴露出的钝化层130c；以及背侧表面130f，与有源表面130a相对。接垫130b被钝化层130c局部地覆盖，导通孔130d直接设置在接垫130b上且电连接到接垫130b，且保护层130e覆盖钝化层130c及导通孔130d。

在一些实施例中，接垫130b可为铝接垫或其他合适的金属接垫。在一些实施例中，举例来说，导通孔130d是铜柱、铜合金柱或其他合适的金属柱。在一些实施例中，钝化层130c和/或保护层130e可为聚苯并恶唑(pbo)层、聚酰亚胺(pi)层或其他合适的聚合物。在一些替代实施例中，钝化层130c和/或保护层130e可由例如氧化硅、氮化硅、氮氧化硅或任何合适的介电材料等无机材料制成。在某些实施例中，钝化层130c的材料可与保护层130e的材料相同或不同，本公开并非仅限于此。

在替代实施例中，导通孔130d及保护层130e可被省略；也就是说，半导体管芯130可包括分布在有源表面130a上的多个接垫130b、覆盖有源表面130a及接垫130b的钝化层130c以及与有源表面130a相对的背侧表面130f。本公开并非仅限于此。

在一些实施例中，出于例示目的，呈现仅一个半导体管芯130，然而应注意，可提供一个或多个半导体管芯。在一些实施例中，本文中所阐述的半导体管芯130可被称为芯片或集成电路(ic)。在一些实施例中，半导体管芯130包括至少一个无线及射频(radiofrequency，rf)芯片。在一些实施例中，半导体管芯130还可包括相同类型或不同类型的附加的芯片。举例来说，在替代实施例中，提供多于一个半导体管芯130，且半导体管芯130除了包括至少一个无线及rf芯片外还可包括选自以下的相同类型或不同类型的芯片：数字芯片、模拟芯片或混合信号芯片(mixedsignalchip)、应用专用集成电路(application-specificintegratedcircuit，“asic”)芯片、传感器芯片、存储器芯片、逻辑芯片或电压调节器芯片(voltageregulatorchip)。在替代实施例中，半导体管芯130可被称为组合类型的芯片或集成电路，且半导体管芯130可为同时包括rf芯片及数字芯片二者的wifi芯片。本公开并非仅限于此。

如图2中所示，在一些实施例中，导电柱120位于半导体管芯130的位置的旁边，且机械连接并电连接到重布线路结构110的金属化层114。在图2中，举例来说，导电柱120的高度大于所述至少一个半导体管芯130的高度；然而，本公开并非仅限于此。在替代实施例中，导电柱120的高度可小于或实质上等于所述至少一个半导体管芯130的高度。在一个实施例中，导电柱120可在形成半导体管芯130之前形成。在替代实施例中，导电柱120可在形成半导体管芯130之后形成。本公开并非仅限于此公开内容。

在一些实施例中，在重布线路结构110上形成多个天线元件125。在一个实施例中，导电柱120与天线元件125可使用相同的方法及材料在同一步骤中形成。在替代实施例中，导电柱120与天线元件125可使用相同或不同的方法及材料在不同的步骤中形成。本公开并非仅限于此。举例来说，天线元件125的形成及材料可相同于或不同于导电柱120的形成及材料。为简明起见，出于例示目的，图2中呈现仅两个天线元件125，然而应注意，天线元件125的数目可少于两个或多于两个；本公开并非仅限于此。可根据需要来选择要形成的天线元件125的数目。

在一些实施例中，天线元件125位于半导体管芯130的定位位置及导电柱120的定位位置的旁边。在一些实施例中，天线元件125可为偶极天线(dipoleantenna)。举例来说，一对两个相邻的天线元件125构成具有水平极化(例如，在方向x或方向y上极化)的端射式(end-fire)辐射天线或具有垂直极化(例如，在方向z上极化)的端射式辐射天线，所述端射式辐射天线也被称为天线atn1。在一个实施例中，所述一对天线元件125中的一者电连接到重布线路结构110的一部分(用作馈送线)；且天线元件125中的另一者电连接到重布线路结构110的另一部分(用作接地板/线)。

本公开并非仅限于此。在替代实施例中，利用随后形成在半导体管芯130、导电柱120及天线元件125上的重布线路结构，一对的两个相邻的天线元件125构成端射式辐射天线，其中天线元件125中的一者电连接到随后形成的重布线路结构的一部分(用作馈送线)；且天线元件125中的另一者电连接到随后形成的重布线路结构的另一部分(用作接地板/线)。在另一个替代实施例中，利用随后形成在半导体管芯130、导电柱120及天线元件125上的重布线路结构，一对的两个相邻的天线元件125构成端射式辐射天线，其中天线元件125中的一者电连接到重布线路结构110及随后形成的重布线路结构中的一者的一部分(用作馈送线)；且天线元件125中的另一者电连接到重布线路结构110及随后形成的重布线路结构中的另一者的另一部分(用作接地板/线)。如图2中所示，举例来说，每一对天线元件125(例如，天线atn1)沿着第一封装体10a的边缘排列(参见图12)。在一些实施例中，天线atn1通过重布线路结构110及随后形成的重布线路结构(例如，图5中所阐述的重布线路结构150)电连接到半导体管芯130，从而确保半导体管芯130与天线atn1之间的信号传送。

然而，在某些实施例中，可从第一封装体10a省略天线元件125(例如，天线atn1)。本公开并非仅限于此。

参照图3，在一些实施例中，将导电柱120、天线元件125及半导体管芯130包封在绝缘包封体140中。在一些实施例中，绝缘包封体140形成在重布线路结构110上以及载体102之上。如图3中所示，绝缘包封体140至少填满导电柱120之间的间隙及天线元件125之间的间隙以及导电柱120、天线元件125、半导体管芯130及连接膜da之间的间隙。在一些实施例中，绝缘包封体140覆盖导电柱120、天线元件125、重布线路结构110及连接膜da。在某些实施例中，如图3中所示，导电柱120、天线元件125及半导体管芯130不会被绝缘包封体140以可触及的方式显露出，且嵌置在绝缘包封体140中。

在一些实施例中，绝缘包封体140覆盖导电柱120、天线元件125、半导体管芯130及从导电柱120、天线元件125、半导体管芯130暴露出的重布线路结构110。在一些实施例中，绝缘包封体140是通过模制(molding)工艺形成的模制化合物。在一些实施例中，绝缘包封体140例如可包含聚合物(例如环氧树脂、酚醛树脂(phenolicresin)、含硅树脂或其他合适的树脂)、具有低介电常数(permittivity，dk)及低损耗正切(losstangent，df)性质的介电材料或其他合适的材料。举例来说，低介电常数的值小于4，且低损耗正切的值小于0.009。在一些实施例中，绝缘包封体140还可包含可被添加到绝缘包封体140中来优化绝缘包封体140的热膨胀系数(coefficientofthermalexpansion，cte)的无机填料或无机化合物(例如，二氧化硅、粘土等)。本公开并非仅限于此。

参照图4，在一些实施例中，将绝缘包封体140平坦化以形成暴露出导电柱120、天线元件125及半导体管芯130的绝缘包封体140’。在某些实施例中，如图4中所示，在平坦化之后，导电柱120的顶表面120a、天线元件125的顶表面125a及半导体管芯130的顶表面(例如，导通孔130d的顶表面及保护层130e的顶表面)被绝缘包封体140’的顶表面140a暴露出。也就是说，举例来说，导电柱120的顶表面120a、天线元件125的顶表面125a及半导体管芯130的顶表面变得与绝缘包封体140’的顶表面140a实质上齐平(substantiallyleveled)。换句话说，导电柱120的顶表面120a、天线元件125的顶表面125a、半导体管芯130的顶表面及绝缘包封体140’的顶表面140a实质上彼此共面(substantiallycoplanar)。在一些实施例中，如图4中所示，导电柱120、天线元件125及半导体管芯130被绝缘包封体140’以可触及的方式显露出。

举例来说，可通过机械研磨(mechanicalgrinding)或化学机械抛光(chemicalmechanicalpolishing，cmp)将绝缘包封体140平坦化。在平坦化步骤之后，可视需要执行清洁步骤，以例如清洁并移除从平坦化步骤产生的残余物。然而，本公开并非仅限于此，且可通过任何其他合适的方法执行平坦化步骤。

在一些实施例中，在将绝缘包封体140平坦化期间，半导体管芯130的导通孔130d及保护层130e、导电柱120及天线元件125也可被平坦化。在某些实施例中，可例如对包覆模制(over-molded)的绝缘包封体140执行平坦化步骤以将绝缘包封体140’的顶表面140a、导电柱120的顶表面120a、天线元件125的顶表面125a以及半导体管芯130的导通孔130d的顶表面及保护层130e的顶表面整平。

参照图5，在一些实施例中，在导电柱120、天线元件125、半导体管芯130及绝缘包封体140’上形成重布线路结构150。如图5中所示，重布线路结构150形成在导电柱120的顶表面120a、天线元件125的顶表面125a、半导体管芯130的导通孔130d的顶表面及保护层130e的顶表面以及绝缘包封体140’的顶表面140a上。在一些实施例中，重布线路结构150电连接到导电柱120及天线元件125，且通过导通孔130d及接垫130b电连接到半导体管芯130。在一些实施例中，半导体管芯130通过重布线路结构150电连接到导电柱120。在一些实施例中，半导体管芯130通过重布线路结构150电连接到天线元件125。在一些实施例中，半导体管芯130通过重布线路结构150及导电柱120电连接到重布线路结构110。如图5中所示，举例来说，重布线路结构150被称为用于提供布线功能的半导体管芯130的前侧重布线层(front-sideredistributionlayer)。

在一些实施例中，如图5中所示，半导体管芯130直接位于重布线路结构150与连接膜da之间，其中导电柱120、天线元件125及绝缘包封体140’直接位于重布线路结构150与重布线路结构110之间。换句话说，重布线路结构110与重布线路结构150位于绝缘包封体140’的两个相对的侧，其中重布线路结构110设置在绝缘包封体140’的底表面140b上且重布线路结构150设置在绝缘包封体140’的顶表面140a上。

在一些实施例中，形成重布线路结构150包括依序形成交替的一个或多个介电层152与一个或多个金属化层154。在某些实施例中，如图5中所示，金属化层154夹置在介电层152之间。举例来说，介电层152包括介电层152a、介电层152b、介电层152c、介电层152d及介电层152e，且金属化层154包括金属化层154a、金属化层154b、金属化层154c及金属化层154d，其中金属化层154a夹置在介电层152a与介电层152b之间，金属化层154b夹置在介电层152b与介电层152c之间，金属化层154c夹置在介电层152c与介电层152d之间，且金属化层154d夹置在介电层152d与介电层152e之间。

换句话说，在一些实施例中，依序形成介电层152a、金属化层154a、介电层152b、金属化层154b、介电层152c、金属化层154c、介电层152d、金属化层154d及介电层152e。如图5中所示，举例来说，金属化层154的最顶层(例如，金属化层154d)的顶表面被介电层152的最顶层(例如，介电层152e)暴露出且金属化层154的最底层(例如，金属化层154a)的底表面被介电层152的最底层(例如，介电层152a)暴露出，以机械连接且电连接导电柱120、天线元件125及半导体管芯130的导通孔130d。

在某些实施例中，介电层152的形成可相同于介电层112的形成，且金属化层154的形成可相同于金属化层114的形成，因此本文中可不再予以赘述。在替代实施例中，介电层152的材料可相同于或不同于介电层112的材料。在替代实施例中，金属化层154的材料可相同于或不同于金属化层114的材料。本公开并非仅限于此。应注意，重布线路结构150并非仅限于包括五个介电层和/或四个金属化层。举例来说，重布线路结构150中所包括的金属化层及介电层的数目可为一个或多于一个。如图5中所示，在某些实施例中，导电柱120、重布线路结构110及重布线路结构150一同和/或单独地为半导体管芯130提供布线功能。

继续参照图5，在一些实施例中，在重布线路结构150中形成多个连接结构cs及多个天线元件ae。举例来说，连接结构cs、天线元件ae及金属化层154d在同一步骤中形成，且连接结构cs及天线元件ae的材料相同于或相似于金属化层154d的材料，因此本文中可不再予以赘述。连接结构cs的数目及天线元件ae的数目并非仅限于图5，且可根据需要及设计布局来选择以进行设计。

在一些实施例中，连接结构cs嵌置在重布线路结构150中且电连接到重布线路结构150，且被介电层152e进一步暴露出。举例来说，如图5中所示，连接结构cs通过重布线路结构150电连接到半导体管芯130。在某些实施例中，在连接结构cs上设置多个球下金属(under-ballmetallurgy，ubm)图案160以与上覆连接件(例如，导电球或导电凸块)电连接。如图5中所示，举例来说，ubm图案160直接形成在连接结构cs上且电连接到连接结构cs。在一些实施例中，举例来说，ubm图案160的材料可包括铜、镍、钛、钨或其合金等，且可通过电镀工艺形成。ubm图案160的数目在本公开中不受限制，且可根据设计布局来选择。

在一些实施例中，天线元件ae嵌置在重布线路结构150中且电连接到重布线路结构150，且被介电层152e进一步暴露出。举例来说，如图5中所示，天线元件ae通过重布线路结构150分别电连接到半导体管芯130。在一些实施例中，天线元件ae包括上部部分a1及与上部部分a1实体连接的下部部分a2，其中上部部分a1与下部部分a2沿着上部部分a1及下部部分a2的堆叠方向(例如，(堆叠)方向z)实体连接，上部部分a1直接上覆在下部部分a2上，下部部分a2的侧壁被介电层152d包裹，且上部部分a1的侧壁被介电层152e包裹。在一些实施例中，天线元件ae用于电耦合到其他随后形成的或随后提供的天线元件，其中天线元件ae及与天线元件ae电耦合的所述其他随后形成的或随后提供的天线元件一同用于天线应用。如图5中所示，举例来说，天线元件ae中的每一者的下部部分a2的厚度h为近似约60μm到约80μm以确保天线元件ae与半导体管芯130之间的信号传送的稳定性。换句话说，举例来说，厚度h也可被称为连接结构cs与金属化层154c之间的距离。

参照图6，在一些实施例中，将图5中所绘示的整个结构(例如，第一封装体10a)与载体102一起翻转(上下颠倒)，且将重布线路结构150放置在设置有剥离层204的载体202上。在一些实施例中，载体202的材料可相同于或相似于载体102的材料，因此本文中可不再予以赘述。如图6中所示，从重布线路结构150突出的ubm图案160的部分嵌置在剥离层204中以确保第一封装体10a的位置。举例来说，剥离层204的材料可相同于或相似于剥离层104的材料。在某些实施例中，剥离层204的材料可包括聚合物膜，所述聚合物膜的弹性足以使ubm图案160能够嵌置在聚合物膜中。

继续参照图6，在一些实施例中，在将重布线路结构150放置在载体202上之后，将载体102从重布线路结构110剥离。在一些实施例中，剥离层104使重布线路结构110容易与载体102分离，且重布线路结构110的介电层112的最低层(例如，介电层112a)被暴露出。在一些实施例中，通过剥离工艺将载体102从重布线路结构110拆离，并移除载体102及剥离层104。在一个实施例中，剥离工艺是激光剥离(laserdebonding)工艺。

参照图7，在一些实施例中，将重布线路结构110的介电层112的最低层(例如，介电层112a)进一步图案化，以形成多个接触开口(或凹陷)o1，所述多个接触开口(或凹陷)o1暴露出重布线路结构110的金属化层114的表面的一些部分。接触开口o1的数目在本公开中不受限制，且可根据需要及设计布局来选择。在一些实施例中，通过激光钻孔(laserdrilling)工艺或其他合适的工艺来形成位于介电层112的最低层(例如，介电层112a)中的接触开口o1。

在一些实施例中，在介电层112a中形成接触开口o1之后，可在被部分的接触开口o1暴露出的金属化层114的表面上设置多个ubm图案172以用于与导电元件(例如，导电球)电连接，和/或可在被其他部分的接触开口o1暴露出的金属化层114的表面上设置多个连接接垫174以用于与至少一个半导体元件(例如，无源组件或有源组件)电连接。如图7中所示，举例来说，ubm图案172及连接接垫174形成在重布线路结构110上且电连接到重布线路结构110。在一些实施例中，举例来说，ubm图案172及连接接垫174的材料可包括铜、镍、钛、钨或其合金等，且可通过电镀工艺形成。

在一个实施例中，ubm图案172的材料可相同于连接接垫174的材料。在另一实施例中，ubm图案172的材料可不同于连接接垫174的材料。在一个实施例中，在第一封装体10a中可呈现仅ubm图案172；然而，在替代实施例中，在第一封装体10a中可呈现仅连接接垫174。ubm图案172及连接接垫174的数目在本公开中不受限制，且可根据设计布局来选择并通过对接触开口o1的数目进行调整来控制。

继续参照图7，在一些实施例中，在重布线路结构110上形成多个导电元件180。如图7中所示，导电元件180设置在重布线路结构110之上的ubm图案172上。在一些实施例中，可通过植球(ballplacement)工艺或回焊(reflow)工艺将导电元件180设置在ubm图案172上。在一些实施例中，导电元件180是例如焊料球或球栅阵列(ballgridarray，bga)球。在一些实施例中，导电元件180通过ubm图案172连接到重布线路结构110。如图7中所示，导电元件180中的一些导电元件180通过ubm图案172及重布线路结构110电连接到导电柱120；导电元件180中的一些导电元件180通过ubm图案172、重布线路结构110及导电柱120电连接到半导体管芯130；且导电元件180中的一些导电元件180通过ubm图案172、重布线路结构110及导电柱120电连接到重布线路结构150。导电元件180的数目并非仅限于本公开内容，且可根据ubm图案172的数目来指定并选择。

在一些实施例中，在重布线路结构110上提供并设置一个或多个半导体装置190。如图7中所示，半导体装置190设置在连接接垫174上，且通过连接接垫174连接到重布线路结构110。在一些实施例中，可通过回焊工艺或倒装芯片接合(flipchipbonding)工艺将半导体装置190设置在连接接垫174上。在一些实施例中，导电元件180及半导体装置190形成在重布线路结构110的一个侧上，其中重布线路结构110位于绝缘包封体140’与导电元件180之间以及绝缘包封体140’与半导体装置190之间。在一些实施例中，如图7中所示，半导体装置190包括表面安装装置(例如，无源装置，例如电容器、电阻器、电感器、其组合等)，然而本公开并非仅限于此。半导体装置190的数目可基于连接接垫174的数目来选择。在替代实施例中，半导体装置190可包括相同类型或不同类型的表面安装装置，本公开并非仅限于此。在其他替代实施例中，半导体装置190是可选的，且可被省略。

在一些实施例中，半导体装置190可在形成导电元件180之前形成。在替代实施例中，导电元件180可在形成半导体装置190之前形成。本公开并非仅限于本公开内容。

参照图8，在一些实施例中，将整个第一封装体10a与载体202一起翻转(上下颠倒)，其中将导电元件180及半导体装置190放置到固持装置hd，且接着将载体202从重布线路结构150剥离。在一些实施例中，固持装置hd可为贴合胶带、载体膜或吸力垫(suctionpad)。本公开并非仅限于此。

在一些实施例中，剥离层204使重布线路结构150容易与载体202分离。在一些实施例中，通过剥离工艺将载体202从重布线路结构150拆离，并移除载体202及剥离层204。在某些实施例中，暴露出重布线路结构150，如图8中所示。在一个实施例中，剥离工艺是激光剥离工艺。在剥离步骤期间，在剥离载体202及剥离层204之前，使用固持装置hd固定第一封装体10a。

在一些实施例中，在将图7中所绘示的第一封装体10a翻转并将载体202从第一封装体10a剥除之前，对第一封装体10a执行预切割(pre-cutting)步骤。举例来说，预切割步骤切穿第一封装体10a的至少重布线路结构110、绝缘包封体140’及重布线路结构150。预切割步骤可例如包括激光切分等。由于预切割步骤，彼此内连的第一封装体10a被局部地切割；且由于剥离步骤，被局部地切割的第一封装体10a完全彼此分离。

参照图9，在一些实施例中，提供第二封装体20a。举例来说，第二封装体20a包括有机衬底210、天线元件225及导电接头230，其中天线元件225嵌置在有机衬底210中，且导电接头230设置在有机衬底210的表面上，如图9中所示。

在一些实施例中，有机衬底210包括依序形成的交替的一个或多于一个有机介电层212与一个或多于一个图案化导电层214。举例来说，有机介电层212包括有机介电层212a、有机介电层212b、有机介电层212c、有机介电层212d及有机介电层212e，且图案化导电层214包括图案化导电层214a、图案化导电层214b、图案化导电层214c、图案化导电层214d及图案化导电层214e，其中图案化导电层214a被有机介电层212a覆盖，图案化导电层214b被有机介电层212a与有机介电层212b夹置，图案化导电层214c被有机介电层212b与有机介电层212c夹置，图案化导电层214d被有机介电层212c与有机介电层212d夹置，且图案化导电层214e被有机介电层212d与有机介电层212e夹置。如图9中所示，图案化导电层214a到图案化导电层214e彼此电内连(electricallyinterconnected)。

在一些实施例中，有机介电层212的材料可包括可通过合适的制作技术(例如旋转涂布等)形成的有机材料。本公开并非仅限于此。在某些实施例中，有机介电层212的材料可包括具有低介电常数(dk)及低损耗正切(df)性质的有机材料，从而在天线应用中实现天线元件225的低的增益损耗。举例来说，低介电常数的值小于4，且低损耗正切的值小于0.009。

在一些实施例中，图案化导电层214的材料可由通过电镀或沉积形成的导电材料(例如铝、钛、铜、镍、钨和/或其合金)制成且可利用光刻及刻蚀工艺进行图案化。在一些实施例中，图案化导电层214可为图案化铜层或其他合适的图案化金属层。

应注意，有机衬底210不限于包括五个有机介电层和/或五个图案化导电层。举例来说，有机衬底210中所包括的有机介电层及图案化导电层的数目可为一个或多于一个。

在某些实施例中，在将第二封装体20a接合到第一封装体10a(例如，通过将第二封装体20a的导电接头230连接到第一封装体10a的ubm图案160，此将在图10中进行阐述)之后，图案化导电层214a到图案化导电层214e可一同为半导体管芯130提供布线功能。举例来说，图案化导电层214a到图案化导电层214e可进一步电连接到附加的半导体装置(例如，无源元件和/或有源元件)，以使半导体管芯130可通过图案化导电层214a到图案化导电层214e中的至少一者电连接到附加的半导体装置。

另外，图案化导电层214b到图案化导电层214e的多个部分沿着堆叠方向z对准、在x-y平面上与图案化导电层214b到图案化导电层214e的其余部分分隔开且是彼此堆叠并连接以构成柱结构(pillar-structure)或圆柱结构(column-structure)(图9中所绘示的虚线框中所指示的结构)。在一些实施例中，一对的两个相邻的上述柱结构或圆柱结构一同用作天线atn2。举例来说，天线atn2的数目可为一个或多于一个，本公开并非仅限于此。在一个实施例中，天线atn2可为具有垂直极化或水平极化的偶极天线。在一些实施例中，对于每一天线atn2，图案化导电层214b的所述多个部分中的一者电连接到用作天线atn2的馈送线的下伏图案化导电层214a，且图案化导电层214b的所述多个部分中的另一者电连接到用作天线atn2的接地板/线的下伏图案化导电层214a。换句话说，位于天线atn2之下且与天线atn2连接的图案化导电层214a(在第二封装体20a与第一封装体10a接合之后电连接到半导体管芯130)被称为天线atn2的接地板/线和/或馈送线。如图9中所示，举例来说，天线atn2沿着第二封装体20a的边缘排列(也参见图12)。

然而，在某些实施例中，可从第二封装体20a省略天线atn2，参见图13中所绘示的封装结构p2。本公开并非仅限于此。

如图9中所示，天线元件225形成在有机衬底210中。举例来说，天线元件225包括形成在有机介电层212a上的多个天线元件225a及形成在有机介电层212d上的多个天线元件225b，其中天线元件225a及天线元件225b嵌置在有机衬底210中。在一些实施例中，天线元件225a和/或天线元件225b的材料包括铝、钛、铜、镍、钨和/或其合金。在某些实施例中，天线元件225a排列成矩阵形式，例如n×n阵列或n×m阵列(n、m>0，n可等于或可不等于m)；相似地，天线元件225b也排列成矩阵形式，例如与天线元件225a的排列对应的n×n阵列或n×m阵列。所述阵列的大小可根据需要来指定并选择，且并非仅限于本公开内容(例如，图12中所绘示的阵列)。

在一个实施例中，天线元件225a与图案化导电层214a在同一步骤中形成，且天线元件225a的材料与图案化导电层214a的材料相同或相似；另一方面，天线元件225b与图案化导电层214e在同一步骤中形成，且天线元件225b的材料与图案化导电层214e的材料相同或相似，因此本文中可不再予以赘述。天线元件225a的数目及天线元件225b的数目并非仅限于图9，且可根据需要及设计布局来选择以进行设计。

然而，本公开并非仅限于此。在替代实施例中，天线元件225还可包括形成在有机介电层212b、有机介电层212c、有机介电层212d和/或有机介电层212e上的一个或多于一个天线元件或者形成在有机介电层212a中的一个或多于一个天线元件。如图9中所示，举例来说，天线元件225b中的每一者沿着天线元件225的堆叠方向z而与位于天线元件225b之下的天线元件225a中的相应的一者对准。换句话说，在一些实施例中，天线元件225b中的每一者沿着堆叠方向z而与位于天线元件225b之下的天线元件225a中的相应的一者交叠。

在一些实施例中，多个导电接头230设置在图案化导电层214a上且从图案化导电层214a的表面突出。如图9中所示，导电接头230分别直接连接且实体连接到被有机介电层212a暴露出的图案化导电层214a的部分。在一些实施例中，可通过植球工艺或回焊工艺将导电接头230设置在图案化导电层214a上。在一些实施例中，导电接头230是例如微凸块(μ-凸块)、铜柱、焊料球或球栅阵列(bga)球，其中导电接头230可具有非平面侧壁。举例来说，导电接头230的侧壁是相对于方向z弯曲的表面。在一些实施例中，导电接头230可通过一个ubm图案(与ubm图案172相似的ubm图案)连接到被有机介电层212a暴露出的图案化导电层214a的部分。导电接头230的数目并非仅限于本公开内容，且可根据需要及设计布局来指定并选择。如图9中所示，导电接头230电连接到嵌置在有机衬底210中的图案化导电层214a到图案化导电层214e。

参照图10，在一些实施例中，将第二封装体20a放置在第一封装体10a之上且接着安装到第一封装体10a上。在一些实施例中，通过对导电接头230与ubm图案160进行机械连接而将第二封装体20a接合在第一封装体10a上。由于导电接头230与ubm图案160之间自对准(self-alignment)，因而第二封装体20a与第一封装体10a的接合工艺容易进行且节省时间。举例来说，可通过使用光学显微镜(opticalmicroscope)(例如，探测ubm图案160的光反射的强度)来容易地实现导电接头230与ubm图案160之间的对准。在一些实施例中，通过倒装芯片接合技术和/或表面安装技术将第二封装体20a接合在第一封装体10a上。

在一些实施例中，有机衬底210中的图案化导电层214的图案化导电层214a到图案化导电层214e通过导电接头230、ubm图案160、连接结构cs及重布线路结构150电连接到半导体管芯130。在一些实施例中，天线atn2通过图案化导电层214a、导电接头230、ubm图案160、连接结构cs及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn2之间的信号传送。

在一些实施例中，如图10中所示，嵌置在第二封装体20a中的天线元件225的天线元件225a沿着堆叠方向z而分别对准位于天线元件225a之下的第一封装体10a的天线元件ae。在一些实施例中，天线元件225a分别与天线元件ae交叠，且因此天线元件ae分别电耦合到上覆在天线元件ae之上的天线元件225a。举例来说，沿着堆叠方向z彼此交叠及对准的一个天线元件ae、一个天线元件225a及一个天线元件225b构成了天线atn3。天线atn3的数目可为一个或多于一个。在一些实施例中，天线atn3可包括贴片天线(patchantenna)(具有侧向辐射的天线)。

在一些实施例中，导电接头230不与天线atn1及天线atn2交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置、天线atn2的定位位置及天线atn3的定位位置的旁边。

在一些实施例中，如图10中所示，在天线元件ae与天线元件225a之间形成孔腔(cavity)。举例来说，孔腔c由导电接头230、第一封装体10a及第二封装体20a构成。在一个实施例中，可使用空气(具有低介电常数(dk)及低损耗正切(df)性质)填充孔腔c，然而，本公开并非仅限于此。在替代实施例中，可使用具有低介电常数(dk)及低损耗正切(df)性质的底部填充材料来填充孔腔c。如图10中所示，在每一天线atn3中，第一封装体10a中的天线元件ae以电耦合方式电连接到相应的一个天线元件225a及相应的一个天线元件225b。由于图10中所绘示的天线atn3中的空气孔腔，封装结构p1会实现天线atn3的更高增益及宽的带宽。

在一些实施例中，对于一个天线atn3，天线元件ae电连接到重布线路结构150的金属化层154(例如，金属化层154c)，其中与天线元件ae交叠的金属化层154c用作天线atn3的接地板/线及馈送线。换句话说，举例来说，与天线元件ae连接的金属化层154c的一部分可用作天线atn3的馈送线，且与所述馈送线电隔离且与天线元件ae交叠的金属化层154c的另一部分可用作天线atn3的接地板/线。另外，由于导电接头230与ubm图案160之间自对准，因而第二封装体20a的天线元件225a容易对准分别位于天线元件225a之下的第一封装体10a的天线元件ae。在一些实施例中，天线元件ae在第一封装体10a中的排列对应于天线元件225a在第二封装体20a中的排列。在一些实施例中，天线atn3通过重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。

在一些实施例中，天线atn3之间是相同类型(例如，一个频率)的贴片天线。然而，本公开并非仅限于此。在某些实施例中，天线atn3之间可为不同类型(例如，各种频率)的贴片天线。举例来说，具有相同传送频率的天线atn3被分到一个群组中，其中不同群组的天线atn3被导电接头230分隔开以防止具有不同传送频率的天线atn3之间出现电耦合。由于沿着堆叠方向z且在第一封装体10a和/或第二封装体20a上的投影中，导电接头230位于天线atn3的旁边(参见图12)，因而一个封装结构p1和/或多个封装结构p1中具有不同传送频率的天线atn3之间的干扰可得到抑制，从而减少天线atn3之间的表面噪声；封装结构p1的性能会得到进一步改善。换句话说，举例来说，具有不同传送频率的天线atn3之间可通过导电接头而彼此隔离。由于除天线atn1和/或天线atn2之外还配置有天线atn3，因而封装结构p1中的电磁波的覆盖范围会广泛增加，且因此会提高封装结构p1的天线应用的性能(例如，增益及带宽)及效率。

继续参照图10，在一些实施例中，在使用第二封装体20a与第一封装体10a之间的导电接头230将第二封装体20a接合在第一封装体10a上之后，在第一封装体10a与第二封装体20a之间形成底部填充材料uf且将底部填充材料uf分配在导电接头230周围。在一些实施例中，底部填充材料uf至少包裹在导电接头230的侧壁周围，如图10中所示。然而，本公开并非仅限于此。通过此种配置，底部填充材料uf为导电接头230提供结构性支撑及保护。在替代实施例中，底部填充材料uf可完全填满孔腔c。在一个实施例中，可通过底部填充胶分配(underfilldispensing)或任何其他合适的方法形成底部填充材料uf。在一些实施例中，底部填充材料uf可为具有低介电常数(dk)及低损耗正切(df)性质的介电材料等。举例来说，低介电常数的值小于4，且低损耗正切的值小于0.009。

参照图11，在一些实施例中，从固持装置hd释放导电元件180以形成封装结构p1。至此，便完成了封装结构p1的制造。在一些实施例中，封装结构p1还可安装有额外的封装体、芯片/管芯、其他电子装置或合适的衬底(例如，有机衬底)以形成堆叠封装结构(stackedpackagestructure)，本公开并非仅限于此。

图14是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图11及图14，图11中所绘示的封装结构p1与图14中所绘示的封装结构p3相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图11及图14，不同之处在于，对于图14中所绘示的封装结构p3，不仅第二封装体20a的有机衬底210包括延伸区er，而且第一封装体10a不包括第一封装体10a的接触开口o1、ubm图案172、连接接垫174、导电元件180及半导体装置190。

在一些实施例中，有机衬底210的延伸区er在x-y平面上延伸，从而不仅为封装结构p3提供附加的布线功能，而且还提供更多面积以在上面设置一个或多于一个半导体装置(例如，无源元件或有源元件)。由于此种配置，封装结构p3能够具有更复杂的重布线路电路，同时维持封装结构p3在堆叠方向z上的总厚度。在一些实施例中，如图14中所示，重布线路结构110的金属化层114被介电层112a完全覆盖且通过导电柱120电连接到半导体管芯130，导电柱120及金属化层114一同用作防止半导体管芯130受到外部信号干扰的屏蔽层。由于此种配置，会实现封装结构p3的性能的可靠性。

图15是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图14及图15，图14中所绘示的封装结构p3与图15中所绘示的封装结构p4相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图14及图15，不同之处在于，对于图15中所绘示的封装结构p4，不仅封装结构p4包括附加的元件(例如，电磁干扰屏蔽层300)且不包括第一封装体10a的导电柱120及天线元件125，而且第一封装体10a的重布线路结构110被介电层126代替。在一些实施例中，介电层126覆盖绝缘包封体140’的底表面140b及设置在半导体管芯130的背侧表面130f上的连接膜da的表面。介电层126的形成及材料可相同于或相似于介电层112的形成及材料，因此本文中不再予以赘述。由于介电层126，而为半导体管芯130提供保护。

在一些实施例中，电磁干扰屏蔽层300设置在第一封装体10a的介电层126上且进一步延伸到第一封装体10a的侧壁(包括介电层126的侧壁、绝缘包封体140’的侧壁及重布线路结构150的侧壁)以电连接到重布线路结构150。如图15中所示，举例来说，电磁干扰屏蔽层300实体连接到重布线路结构150的金属化层154。在一些实施例中，电磁干扰屏蔽层300通过重布线路结构150电连接到半导体管芯130。

在一些实施例中，电磁干扰屏蔽层300可由导电材料制成。用于电磁干扰屏蔽层300的材料可包括铜、镍、镍与铁的合金、铜与镍的合金、银等，但并非仅限于此。在一些实施例中，可利用电解镀覆(electrolyticplating)、无电镀覆(electrolessplating)、溅镀(sputtering)、物理气相沉积(“pvd”)、化学气相沉积(“cvd”)或其他合适的金属沉积工艺来制作电磁干扰屏蔽层300。电磁干扰屏蔽层300用于通过利用由导电材料或磁性材料制成的屏障来阻挡电磁场而减少或抑制空间中的电磁场。一些实施例中的电磁干扰屏蔽层300可减少例如无线电波(radiowave)、电磁场(eletromagneticfield)及静电场(electrostaticfield)的耦合。在本公开中，电磁干扰屏蔽层300防止半导体管芯130受到外部信号干扰。由于此种配置，也实现封装结构p4的性能的可靠性。

图16是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图11及图16，图11中所绘示的封装结构p1与图16中所绘示的封装结构p5相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图11及图16，不同之处在于，对于图16中所绘示的封装结构p5，不仅封装结构p5包括附加的元件(例如，电磁干扰屏蔽层300)且不包括第一封装体10a的导电柱120及天线元件125，而且重布线路结构110被介电层126代替。如上所述，介电层126为半导体管芯130提供保护，同时电磁干扰屏蔽层300防止半导体管芯130受到外部信号干扰。由于此种配置，会实现封装结构p5的性能的可靠性。

图17是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图11及图17，图11中所绘示的封装结构p1与图17中所绘示的封装结构p6相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图11及图17，不同之处在于，对于图17中所绘示的封装结构p6，第二封装体20a被第二封装体20b代替。在一些实施例中，第二封装体20b通过导电接头230安装到第一封装体10a上，其中底部填充材料uf至少局部地包裹在导电接头230的侧壁周围。

在一些实施例中，第二封装体20b包括多个导电柱220、多个天线元件225(包括天线元件225a及天线元件225b)、多个导电接头230、绝缘包封体240、重布线路结构250、介电层260、多个ubm图案270。如图17中所示，举例来说，导电柱220包封在绝缘包封体240中，其中导电柱220的顶表面220a与绝缘包封体240的顶表面240a实质上齐平且共面，且导电柱220的底表面220b与绝缘包封体240的底表面240b实质上齐平且共面。在一些实施例中，绝缘包封体240可为具有低介电常数(dk)及低损耗正切(df)性质的介电材料等。举例来说，低介电常数的值小于4，且低损耗正切的值小于0.009。

举例来说，导电柱220的形成及材料可相同于或相似于导电柱120的形成及材料，且因此本文中不再予以赘述。为简明起见，出于例示目的，在图17中呈现仅两个导电柱220，然而应注意，导电柱220的数目可少于两个或多于两个；本公开并非仅限于此。可根据需要来选择要形成的导电柱220的数目。

继续参照图17，在一些实施例中，重布线路结构250形成在导电柱220上且电连接到导电柱220。如图17中所示，举例来说，重布线路结构250设置在导电柱220的底表面220b及绝缘包封体240的底表面240b上。在一些实施例中，重布线路结构250包括依序形成的交替的一个或多个介电层252与一个或多个金属化层254。在一些实施例中，重布线路结构250包括两个介电层252(例如，介电层252a及介电层252b)及一个金属化层254，如图17中所示，其中金属化层254夹置在介电层252的介电层252a与介电层252b之间。然而，本公开并非仅限于此。重布线路结构250中所包括的金属化层及介电层的数目并非仅限于此，且可根据需要来指定并选择。举例来说，金属化层及介电层的数目可为一个或多于一个。

在一些实施例中，金属化层254的顶表面的一些部分分别被介电层252的最顶层(例如，介电层252b)的多个开口暴露出以用于对导电柱220进行实体连接，且金属化层254的底表面的一些部分分别被介电层252的底层(例如，介电层252a)的多个开口暴露出以对ubm图案270进行实体连接。ubm图案270的形成及材料可相同于或相似于ubm图案160的形成及材料或ubm图案172的形成及材料，且因此本文中可不再予以赘述。

在一些实施例中，如图17中所示，导电接头230分别设置在ubm图案270上。导电接头230的数目及ubm图案270的数目可为一个或多于一个，其中ubm图案270的数目对应于导电接头230的数目。举例来说，导电接头230通过ubm图案270电连接到重布线路结构250；且导电接头230通过ubm图案270及重布线路结构250电连接到导电柱220。换句话说，导电柱220通过重布线路结构250、ubm图案270、导电接头230、ubm图案160及重布线路结构150电连接到半导体管芯130。在一些实施例中，一对的两个相邻的导电柱220用作天线atn2’。

在一些实施例中，对于每一天线atn2’，导电柱220中的一者电连接到用作天线atn2’的馈送线的下伏金属化层254的一部分，且导电柱220中的另一者电连接到用作天线atn2’的接地板/线的下伏金属化层254的另一部分。换句话说，与天线atn2’连接的下伏金属化层254被称为天线atn2’的接地板/线和/或馈送线。如图17中所示，举例来说，天线atn2’沿着第二封装体20b的边缘排列(与图12中所示天线atn2的排列相似)。举例来说，天线atn2’的数目可为一个或多于一个，本公开并非仅限于此。在一个实施例中，天线atn2’可为具有垂直极化或水平极化的偶极天线。

在一些实施例中，介电层260形成在导电柱220的顶表面220a及绝缘包封体240的顶表面240a上。举例来说，介电层260的形成及材料可相同于或相似于介电层112的形成及材料或介电层152的形成及材料。再举例来说，介电层260的形成及材料可相同于或相似于有机介电层212的形成及材料。

在一些实施例中，天线元件225a设置在面朝第一封装体10a的重布线路结构250的外表面上，且天线元件225b设置在背对第一封装体10a的重布线路结构250的另一外表面上，其中每一天线元件225a电耦合到沿着堆叠方向z直接上覆在天线元件225a之上的天线元件225b中的一者。在一些实施例中，天线元件225a及天线元件225b通过叠层(lamination)等形成，本公开并非仅限于此。天线元件225a的排列及天线元件225b的排列在图9及图10中进行阐述，且因此本文中可不再予以赘述。在一些实施例中，如图17中所示，天线元件225的天线元件225a沿着堆叠方向z分别对准第一封装体10a的天线元件ae。在一些实施例中，天线元件225a分别与天线元件ae交叠，以使天线元件ae分别电耦合到直接上覆在天线元件ae之上的天线元件225a。举例来说，沿着堆叠方向z彼此交叠及对准的一个天线元件ae、一个天线元件225a及一个天线元件225b构成天线atn3。天线atn3的数目可为一个或多于一个。

在一些实施例中，对于一个天线atn3，天线元件ae电连接到重布线路结构150的金属化层154(例如，金属化层154c)，其中与天线元件ae交叠的金属化层154c用作天线atn3的接地板/线及馈送线。换句话说，举例来说，与天线元件ae连接的金属化层154c的一部分可用作天线atn3的馈送线，且与所述馈送线电隔离且与天线元件ae交叠的金属化层154c的另一部分可用作天线atn3的接地板/线。另外，由于导电接头230与ubm图案160之间自对准，因而第二封装体20b的天线元件225容易对准分别位于天线元件225之下的第一封装体10a的天线元件ae。在一些实施例中，天线元件ae在第一封装体10a中的排列对应于天线元件225a在第二封装体20b中的排列。在一些实施例中，天线atn3通过重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。由于除天线atn1和/或天线atn2’之外还配置有天线atn3，因而封装结构p6中的电磁波的覆盖范围会广泛增加，且因此会提高封装结构p6的天线应用的性能(例如，增益及带宽)及效率。

图18是根据本公开一些示例性实施例的封装结构的示意性剖视图。图19是示出图18中所绘示的天线与导电接头之间的相对位置的示意性俯视图。一同参照图11及图18，图11中所绘示的封装结构p1与图18中所绘示的封装结构p7相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图11及图18，不同之处在于，对于图18中所绘示的封装结构p7，第一封装体10a的天线元件ae通过实体连接导电接头230与天线元件ae而电连接到第二封装体20a的天线元件225a。另外，举例来说，ubm图案160可形成在导电接头230与天线元件ae之间。由于此种配置，天线元件ae不仅用作天线atn3的一部分，而且还用作封装结构p7的连接结构(与相应的一个导电接头230一起)以确保导电接头230与天线元件ae之间的接合强度。换句话说，省略了封装结构p1到p6中的连接结构cs。

在一些实施例中，导电接头230不与天线atn1及天线atn2交叠，但与天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置及天线atn2的定位位置的旁边且与天线atn3的定位位置交叠。

然而，本公开并非仅限于此。在替代实施例中，可省略导电接头230与天线元件ae之间的ubm图案160，且导电接头230可通过实体接触而直接接合到天线元件ae。

在一些实施例中，第一封装体10a的天线元件ae通过实体连接(例如通过经由天线元件225a中的一者与天线元件ae中的相应一者之间的一个导电接头230(及一个ubm图案160)实体连接天线元件225a中的所述一者与天线元件ae中的所述相应的一者)而将电信号从第一封装体10a的半导体管芯130传送到第二封装体20a的天线元件225(例如，天线元件225a)或将电信号从第二封装体20a的天线元件225(例如，天线元件225a)传送到第一封装体10a的半导体管芯130。如图18中所示，举例来说，应注意，导电接头230与天线元件ae及天线元件225a到225b交叠，也参见图19。

在一些实施例中，天线元件225除包括除天线元件225a、225b之外还可包括一个或多个附加的天线元件(未示出)。举例来说，所述一个或多个附加的天线元件沿着堆叠方向z位于天线元件225a与天线元件225b之间，其中沿着堆叠方向z而彼此堆叠及交叠的一个天线元件225a、一个天线元件225b及一个或多个附加的天线元件通过电耦合而彼此电连接。所述一个或多个附加的天线元件的形成及材料相同于或相似于天线元件225a和/或天线元件225b的形成及材料，且因此本文中可不再予以赘述。所述一个或多个附加的天线元件与一个或多个图案化导电层214b到图案化导电层214d可在同一步骤中形成；然而，本公开并非仅限于此。在本公开中，所述一个或多个附加的天线元件的排列对应于天线元件225a到天线元件225b的排列。由于除天线atn1和/或天线atn2之外还配置有天线atn3，因而封装结构p7中的电磁波的覆盖范围会广泛增加，且会提高封装结构p7的天线应用的性能(例如，增益及带宽)及效率。

图20是根据本公开一些示例性实施例的封装结构的示意性剖视图。图21是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图18及图20，图18中所绘示的封装结构p7与图20中所绘示的封装结构p8相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图18及图20，不同之处在于，对于图20中所绘示的封装结构p8，不仅第二封装体20a被第二封装体20c代替，而且第一封装体10a中包括介电层di及多个连接接垫176，而第一封装体10a不包括重布线路结构110、ubm图案172、连接接垫174及半导体装置190。在一些实施例中，第二封装体20c通过导电接头230安装到第一封装体10a上，其中底部填充材料uf至少局部地包裹在导电接头230的侧壁周围。

在一些实施例中，第二封装体20c包括多个天线元件225(包括天线元件225a及天线元件225b)、多个导电接头230、重布线路结构250’、多个ubm图案270、有机介电层280及介电层290。如图20中所示，举例来说，天线元件225b设置在有机介电层280的顶表面280a上，且介电层290形成在天线元件225b及被天线元件225b暴露出的有机介电层280的顶表面280a上。在一些实施例中，天线元件225b夹置在介电层290与有机介电层280之间。有机介电层280及介电层290的材料可相同于或相似于有机介电层212的材料或介电层112的材料，且因此本文中可不再予以赘述。

在一些实施例中，重布线路结构250’设置在有机介电层280的底表面280b上，其中重布线路结构250’位于有机介电层280与第一封装体10a之间。在一些实施例中，重布线路结构250’包括依序形成的交替的一个或多个介电层252与一个或多个金属化层254。举例来说，重布线路结构250’包括三个介电层252(例如，介电层252a、介电层252b及介电层252c)及三个金属化层254(例如，金属化层254a、金属化层254b及金属化层254c)，如图20中所示，其中金属化层254a夹置在介电层252a与介电层252b之间，金属化层254b夹置在介电层252b与介电层252c之间，且金属化层254c被介电层252c覆盖。然而，本公开并非仅限于此。重布线路结构250’中所包括的金属化层及介电层的数目并非仅限于此，且可根据需要来指定并选择。本文中可不再对与形成如图17中所阐述的重布线路结构250的工艺相似的重布线路结构250’的材料及形成方法予以赘述。

在一些实施例中，金属化层254a的底表面的一些部分分别被介电层252的底层(例如，介电层252a)的多个开口暴露出以对ubm图案270进行实体连接。ubm图案270的形成及材料可相同于或相似于ubm图案160的形成及材料或ubm图案172的形成及材料，且因此本文中可不再予以赘述。在一些实施例中，如图20中所示，导电接头230分别设置在ubm图案270上。导电接头230的数目及ubm图案270的数目可为一个或多于一个，其中ubm图案270的数目对应于导电接头230的数目。

在某些实施例中，天线元件225a设置在重布线路结构250’中以及有机介电层280的底表面280b上。举例来说，天线元件225a是在形成金属化层254c的步骤中形成，然而本公开并非仅限于此。在替代实施例中，天线元件225a可在形成金属化层254b的步骤中形成，本公开并非仅限于此。如图20中所示，彼此堆叠及交叠的天线元件225a与天线元件225b是电耦合的。换句话说，天线元件225a中的一者沿着堆叠方向z与上覆在天线元件225a之上的天线元件225b中的相应的一者对准。在一些实施例中，天线元件225a电连接到重布线路结构250’。

如图20中所示，举例来说，导电接头230通过ubm图案160分别接合到第一封装体10a的天线元件ae。在一个实施例中，可省略ubm图案160，且导电接头230直接接触天线元件ae。换句话说，第一封装体10a的天线元件ae通过连接导电接头230与天线元件ae(导电接头230与天线元件ae之间具有或不具有ubm图案160)而电连接到第二封装体20c的天线元件225a。在一些实施例中，沿着堆叠方向z彼此交叠且彼此电连接的一个天线元件ae、一个天线元件225a及一个天线元件225b构成天线atn3。在一些实施例中，对于一个天线atn3，与天线元件ae连接的金属化层154c的一部分可用作天线atn3的馈送线，且与所述馈送线电隔离且与天线元件ae交叠的金属化层154c的另一部分可用作天线atn3的接地板/线。举例来说，半导体管芯130通过重布线路结构150、ubm图案160、导电接头230、ubm图案270、重布线路结构250’电连接到天线atn3。另外，举例来说，第一封装体10a的天线元件ae通过实体连接而连接到第二封装体20c的导电接头230。由于此种配置，天线元件ae不仅用作天线atn3的一部分，而且还用作封装结构p8的连接结构(与相应的一个导电接头230一起)以确保导电接头230与天线元件ae之间的接合强度。

在一些实施例中，导电接头230不与天线atn1交叠，但与天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置的旁边且与天线atn3的定位位置交叠。

另外，举例来说，封装结构p8还可包括至少一个连接结构cs以确保第一封装体10a与第二封装体20c之间的接合强度，如图20中所示。本公开不受限制；在替代实施例中，可省略连接结构cs。由于除天线atn1之外还配置有天线atn3，因而封装结构p8中的电磁波的覆盖范围会广泛增加，且会提高封装结构p8的天线应用的性能(例如，增益及带宽)及效率。

在一些实施例中，至少一个天线元件225b沿着堆叠方向z与下伏天线元件125a交叠，如图20中所示；然而，本公开并非仅限于此。在替代实施例中，没有天线元件225b可沿着堆叠方向z与下伏天线元件125a交叠。

继续参照图20，在一些实施例中，第一封装体10a的重布线路结构110被介电层di代替以为半导体管芯130、导电柱120及天线元件125提供保护。介电层di的形成及材料可相同于或相似于图15中所阐述的介电层126的形成及材料，且因此本文中可不再予以赘述。

在一些实施例中，在介电层di中形成有多个接触开口(或凹陷)o2以暴露出导电柱120的底表面120b。接触开口o2的形成相似于形成接触开口o1的工艺，且接触开口o2的数目可为一个或多于一个。在一些实施例中，多个连接接垫176分别形成在介电层di上且通过多个接触开口o2连接到导电柱120。在一些实施例中，举例来说，连接接垫176的材料可包括铜、镍、钛、钨或其合金等，且可通过电镀工艺形成。

在某些实施例中，如图20中所示，多个导电元件180可形成在连接接垫176上且用作封装结构p8的导电端子以连接到额外的封装体、芯片/管芯、其他电子装置或合适的衬底(例如，有机衬底)以形成堆叠封装结构。连接接垫176的数目及导电元件180的数目并非仅限于此，且可通过对接触开口o2的数目进行调整而根据需要或设计布局来选择。

然而，本公开并非仅限于此。在替代实施例中，可从第一封装体10a省略图20中所绘示的导电元件180，其中连接接垫176将用作导电端子以连接到额外的封装体、芯片/管芯、其他电子装置或合适的衬底(例如，有机衬底)以形成堆叠封装结构，参见图21中所绘示的封装结构p9。

图22是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图20及图22，图20中所绘示的封装结构p8与图22中所绘示的封装结构p10相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图20及图22，不同之处在于，对于图22中所绘示的封装结构p10，从第一封装体10a省略天线元件125，同时在第二封装体20c中形成有天线atn2”。换句话说，举例来说，天线atn2”被引入到第二封装体20c中，且天线atn1从第一封装体10c省略。在一些实施例中，第二封装体20c通过导电接头230安装到第一封装体10a上，其中底部填充材料uf至少局部地包裹在导电接头230的侧壁周围。

在一些实施例中，在第二封装体20c中，部分的金属化层254沿着堆叠方向z对准且彼此堆、在x-y平面上与其余的金属化层254分隔开叠且彼此连接以构成柱结构或圆柱结构(示于图22中所绘示的虚线框中)，其中一对两个相邻的柱结构或圆柱结构一同用作天线atn2”。在一个实施例中，天线atn2”可为具有垂直极化或水平极化的偶极天线。在一些实施例中，对于每一天线atn2”，柱结构或圆柱结构中的一者电连接到其余的重布线路结构250’的用作天线atn2”的馈送线的一部分，且柱结构或圆柱结构中的另一者电连接到其余的重布线路结构250’的用作天线atn2”的接地板/线的另一部分。换句话说，与天线atn2”电连接的重布线路结构250’的一部分被称为天线atn2”的接地板/线和/或馈送线。

如图22中所示，举例来说，天线atn2”沿着第二封装体20c的边缘排列。天线atn2”的排列相似于天线atn2和/或天线atn2’的排列，且因此本文中可不再予以赘述。举例来说，半导体管芯130通过重布线路结构150、ubm图案160、导电接头230、ubm图案270、重布线路结构250’电连接到天线atn2”。

在一些实施例中，至少一个天线atn2”沿着堆叠方向z与下伏导电柱120交叠，如图22中所示；然而，本公开并非仅限于此。在替代实施例中，没有天线atn2”可沿着堆叠方向z与下伏导电柱120交叠。

继续参照图22，在一些实施例中，天线元件125被导电柱120代替。换句话说，举例来说，从图22中所绘示的第一封装体10a省略天线atn1。由于此种配置，更多导电端子(例如，导电元件180)设置到封装结构p10。在一些实施例中，导电接头230不与天线atn2”交叠，但与天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn2”的定位位置的旁边且与天线atn3的定位位置交叠。

然而，本公开并非仅限于此。在替代实施例中，可从第一封装体10a省略图22中所绘示的导电元件180，其中连接接垫176将用作导电端子以连接到额外的封装体、芯片/管芯、其他电子装置或合适的衬底(例如，有机衬底)以形成堆叠封装结构，参见图23中所绘示的封装结构p11。

另一方面，举例来说，图22所示封装结构p10以及图23所示封装结构p11中所绘示的天线atn2”也可被引入到图20所示封装结构p8和/或图21所示封装结构p9。本公开并非仅限于此。

图24是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图22及图24，图22中所绘示的封装结构p10与图24中所绘示的封装结构p12相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图22及图24，不同之处在于，对于图24中所绘示的封装结构p12，在x-y平面上第二封装体20c的大小大于第一封装体10a的大小，且底部填充材料uf不仅进一步填满导电接头230之间的间隙以及导电接头230、重布线路结构250’及重布线路结构150之间的间隙，而且还延伸到第一封装体10a的侧壁。换句话说，举例来说，底部填充材料uf覆盖重布线路结构250’与重布线路结构150的彼此面对的表面且完全填满导电接头230、重布线路结构250’及重布线路结构150之间的孔腔c，其中第一封装体10a的侧壁的一部分被底部填充材料uf覆盖。由于底部填充材料uf，封装结构p12的第一封装体10a与第二封装体20c之间的接合强度会进一步增强。

图25是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图24及图25，图24中所绘示的封装结构p12与图25中所绘示的封装结构p13相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图24及图25，不同之处在于，对于图25中所绘示的封装结构p13，底部填充材料uf不仅进一步延伸到第一封装体10a的侧壁sw，而且还延伸到覆盖导电元件180。换句话说，举例来说，底部填充材料uf覆盖重布线路结构250’与重布线路结构150的彼此面对的表面且完全填满导电接头230、重布线路结构250’及重布线路结构150之间的孔腔c，其中第一封装体10a的侧壁完全被底部填充材料uf覆盖且设置有导电元件180的第一封装体10a的表面也被底部填充材料uf覆盖。举例来说，如图25中所示，每一导电元件180的侧壁的一部分被底部填充材料uf覆盖。由于底部填充材料uf，封装结构p13的第一封装体10a与第二封装体20c之间的接合强度会进一步增强，且第一封装体10a会被底部填充材料uf进一步保护。举例来说，由于底部填充材料uf，导电元件180被进一步固定到第一封装体10a。

图26到图30是根据本公开一些实施例的封装结构的制造方法中各个阶段的示意性剖视图。与前面阐述的元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

参照图26，在一些实施例中，在如图4中所阐述的工艺之后，重布线路结构150、ubm图案172及连接接垫174、导电元件180以及半导体装置190依序形成在导电柱120的顶表面120a、天线元件125的顶表面125a、半导体管芯130的顶表面及绝缘包封体140’的顶表面140a上。ubm图案172及连接接垫174的数目以及导电元件180及半导体装置190的数目并非仅限于本公开内容。重布线路结构150的介电层152及金属化层154的数目并非仅限于本公开内容。如图26中所示，天线atn1(例如，天线元件125)通过重布线路结构150电连接到半导体管芯130，其中与天线atn1电连接的重布线路结构110和/或重布线路结构150用作天线atn1的接地板/线及馈送线。

在一些实施例中，半导体管芯130位于重布线路结构110与重布线路结构150之间，其中半导体管芯130实体连接且电连接到重布线路结构150。举例来说，半导体管芯130通过重布线路结构150电连接到导电柱120及天线元件125，且半导体管芯130通过导电柱120、天线元件125及重布线路结构150电连接到重布线路结构110。在一些实施例中，导电柱120排列在半导体管芯130周围，且天线元件125排列在导电柱120周围。

参照图27，在一些实施例中，将整个第一封装体10b与载体102一起翻转(上下颠倒)，其中将导电元件180及半导体装置190放置到固持装置hd，且接着将载体102从重布线路结构110剥离。在一些实施例中，剥离层104使重布线路结构110容易与载体102分离。在一些实施例中，通过剥离工艺将载体102从重布线路结构110拆离，并移除载体102及剥离层104。在某些实施例中，暴露出重布线路结构110(例如，介电层112a)，如图27中所示。在一个实施例中，剥离工艺是激光剥离工艺。在剥离步骤期间，在剥离载体102及剥离层104之前使用固持装置hd固定第一封装体10b。

在一些实施例中，在将如图27中所阐述的第一封装体10b翻转并将载体102从第一封装体10b剥离之前，对第一封装体10b执行预切割步骤。举例来说，预切割步骤切穿第一封装体10b的至少重布线路结构150、绝缘包封体140’及重布线路结构110。由于预切割步骤，彼此内连的第一封装体10b被局部地切割；且由于剥离步骤，被局部地切割的第一封装体10b完全彼此分离。

参照图28，在一些实施例中，在移除载体102及剥离层104且暴露出重布线路结构110的介电层112a之后，在介电层112a中形成多个接触开口(或凹陷)o3以暴露出金属化层154的一些部分。接触开口o3的形成可相同于或相似于接触开口o1和/或接触开口o2。接触开口o3的数目并非仅限于本公开内容，且可为一个或多于一个。

在一些实施例中，ubm图案160设置在介电层112a上且通过接触开口o3连接到金属化层154的被暴露出的部分。ubm图案160用于电连接金属化层154的下伏的被暴露出的部分与上覆的连接件(例如，导电球或导电凸块，例如图29中所绘示的第二封装体20a的导电接头230)。ubm图案160的数目在本公开中不受限制，且可通过调整接触开口o3的数目来控制。在一些实施例中，可从第一封装体10b省略ubm图案160，本公开并非仅限于此。

参照图29，在一些实施例中，在第一封装体10b之上提供并放置第二封装体20a且接着将第二封装体20a安装到第一封装体10b上。在一些实施例中，通过对导电接头230与ubm图案160进行机械连接而将第二封装体20a接合在第一封装体10b上，其中导电接头230被底部填充材料uf包裹以确保第二封装体20a与第一封装体10b之间的接合强度。由于导电接头230与ubm图案160之间自对准，第二封装体20a与第一封装体10b的接合工艺容易进行且节省时间。

在一些实施例中，如图29中所示，天线atn2(例如，图案化导电层214b到214e)通过图案化导电层214a、导电接头230、ubm图案160、重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn2之间的信号传送。举例来说，与天线atn2电连接的图案化导电层214a用作天线atn2的接地板/线及馈送线。在一些实施例中，天线atn3(例如，沿着堆叠方向z彼此对准及交叠的天线元件ae、225a及225b)通过重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。举例来说，与天线atn3电连接的重布线路结构110用作天线atn3的接地板/线及馈送线。

在一些实施例中，导电接头230不与天线atn1、天线atn2及天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置、天线atn2的定位位置及天线atn3的定位位置的旁边。

如图29中所示，举例来说，在每一天线atn3中，第一封装体10b的天线元件ae以电耦合方式电连接到第二封装体20a的相应的一个天线元件225a及相应的一个天线元件225b。在一些实施例中，由于在天线元件ae与天线元件225a之间形成孔腔c，因而封装结构p14会实现天线atn3的更高增益及宽的带宽。由于导电接头230沿着堆叠方向z在第一封装体10b和/或第二封装体20a上的投影中位于天线atn3的旁边，因而一个封装结构p14和/或多个封装结构p14中具有不同传送频率的天线atn3之间的干扰可得到抑制，从而减少天线atn3之间的表面噪声；封装结构p14的性能会得到进一步改善。由于除天线atn1和/或天线atn2之外还配置有天线atn3，因而封装结构p14中的电磁波的覆盖范围会广泛增加，且因此会提高封装结构p14的天线应用的性能(例如，增益及带宽)及效率。

参照图30，在一些实施例中，从固持装置hd释放导电元件180和/或半导体装置190以形成封装结构p14。至此，便完成了封装结构p14的制造。在一些实施例中，封装结构p14还可安装有额外的封装体、芯片/管芯、其他电子装置或合适的衬底(例如，有机衬底)以形成堆叠封装结构，本公开并非仅限于此。

图31是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图30及图31，图30中所绘示的封装结构p14与图31中所绘示的封装结构p15相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图30及图31，不同之处在于，对于图31中所绘示的封装结构p15，第二封装体20a被第二封装体20b代替(如图17中所阐述)。在一些实施例中，第二封装体20b通过导电接头230安装到第一封装体10b上，其中底部填充材料uf至少局部地包裹在导电接头230的侧壁周围。

在一些实施例中，如图31中所示，天线atn2’通过金属化层254、ubm图案270、导电接头230、ubm图案160、重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn2’之间的信号传送。举例来说，与天线atn2’电连接的金属化层254用作天线atn2’的接地板/线及馈送线。在一些实施例中，天线atn3(例如，沿着堆叠方向z彼此对准及交叠的天线元件ae、天线元件225a及天线元件225b)通过重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。举例来说，与天线atn3电连接的重布线路结构110用作天线atn3的接地板/线及馈送线。

在一些实施例中，导电接头230不与天线atn1、天线atn2及天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置、天线atn2的定位位置及天线atn3的定位位置的旁边。由于除天线atn1和/或天线atn2’之外还配置有天线atn3，因而封装结构p15中的电磁波的覆盖范围会广泛增加，且因此会提高封装结构p15的天线应用的性能(例如，增益及带宽)及效率。

图32是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图30及图32，图30中所绘示的封装结构p14与图32中所绘示的封装结构p16相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图30及图32，不同之处在于，对于图32中所绘示的封装结构p16，底部填充材料uf不仅包裹在导电接头230的侧壁周围，而且还进一步填满导电接头230之间的间隙以及导电接头230、有机衬底210及重布线路结构110之间的间隙。换句话说，举例来说，底部填充材料uf覆盖有机衬底210与重布线路结构110的彼此面对的表面且完全填满导电接头230、有机衬底210及重布线路结构110之间的孔腔c。由于底部填充材料uf，封装结构p16的第一封装体10b与第二封装体20a之间的接合强度会进一步增强。

在一些实施例中，在图32中所绘示的封装结构p16中，导电接头230具有平面侧壁。举例来说，如图32中所示，导电接头230的侧壁可包括连接有机衬底210与重布线路结构110的平坦的平面侧壁(flatplanarsidewall)，其中所述平坦的平面侧壁实质上平行于方向z。换句话说，本公开并不对导电接头230沿方向z的剖视图的轮廓进行限制。

图33是根据本公开一些示例性实施例的封装结构的示意性剖视图。图34是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图30及图33，图30中所绘示的封装结构p14与图33中所绘示的封装结构p17相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

一同参照图30及图33，不同之处在于，对于图33中所绘示的封装结构p17，第一封装体10b的天线元件ae通过实体连接导电接头230与天线元件ae而电连接到第二封装体20a的天线元件225a。另外，举例来说，ubm图案160可形成在导电接头230与天线元件ae之间，如图33中所示；然而，本公开并非仅限于此。由于此种配置，天线元件ae不仅用作天线atn3的一部，而且还用作封装结构p17的连接结构(与相应的一个导电接头230一起)。

在一些实施例中，天线atn2(例如，图案化导电层214b到214e)通过图案化导电层214a、导电接头230、ubm图案160、重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn2之间的信号传送。举例来说，与天线atn2电连接的图案化导电层214a用作天线atn2的接地板/线及馈送线。在一些实施例中，天线atn3(例如，沿着堆叠方向z彼此对准及交叠的天线元件ae、天线元件225a及天线元件225b)通过图案化导电层214a、导电接头230、ubm图案160、重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。举例来说，与天线atn3电连接的重布线路结构110用作天线atn3的接地板/线及馈送线。在一些实施例中，导电接头230不与天线atn1及天线atn2交叠，但与天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置及天线atn2的定位位置的旁边且与天线atn3的定位位置交叠。

在一些实施例中，在图33中所绘示的封装结构p17中，底部填充材料uf不仅包裹在导电接头230的侧壁周围，而且还进一步填满导电接头230之间的间隙以及导电接头230、有机衬底210及重布线路结构110之间的间隙。换句话说，举例来说，底部填充材料uf覆盖有机衬底210与重布线路结构110的彼此面对的表面且完全填满导电接头230、有机衬底210及重布线路结构110之间的孔腔c。由于底部填充材料uf，封装结构p17的第一封装体10b与第二封装体20a之间的接合强度会进一步增强。

然而，在替代实施例中，导电接头230可具有平面侧壁。举例来说，在如图34中所示的封装结构p18中，导电接头230的侧壁可包括连接有机衬底210与重布线路结构110的平坦的平面侧壁，其中所述平坦的平面侧壁实质上平行于方向z。

图35是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图33及图35，图33中所绘示的封装结构p17与图35中所绘示的封装结构p19相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图33及图35，不同之处在于，对于图35中所绘示的封装结构p19，第二封装体20a通过实体连接导电接头230与重布线路结构150的金属化层154而接合到第一封装体10b。

在一些实施例中，如图35中所示，在将第二封装体20a放置在第一封装体10b上且将第二封装体20a安装到第一封装体10b上之前，在第一封装体10b中形成多个开口o4，其中开口o4穿透重布线路结构110及绝缘包封体140’以暴露出重布线路结构150的金属化层154a的一些部分。在一些实施例中，导电接头230分别被放置到开口o4中且接合在重布线路结构150的金属化层154a的被开口o4暴露出的部分上。由于此种配置，封装结构p19的导电接头230不仅用作封装结构p19的连接结构，而且还用作天线atn3的一部分。换句话说，可省略封装结构p19中的ubm图案160、天线元件ae和/或导电柱120。在一些实施例中，如图35中所示，导电接头230通过实体连接金属化层154a而经由重布线路结构150电连接到半导体管芯130。

在一些实施例中，开口o4通过例如激光钻孔工艺形成，然而本公开并非仅限于此。举例来说，在图35中，示出仅两个开口o4，然而本公开并非仅限于此。开口o4的数目可依据需要而为一个或多于一个。在一些实施例中，开口o4位于半导体管芯130的旁边且环绕半导体管芯130，如图35中所示。在一些实施例中，如果考虑到开口o4在x-y平面上的俯视图中是实质上为圆形形状的孔洞，则开口o4中的每一者在x-z平面(或者说是y-z平面)上的横截面中包括倾斜侧壁ss，其中开口o4中的每一者包括具有顶部直径的顶部开口及具有底部直径的底部开口，且顶部直径大于底部直径。然而，开口o4的横截面形状和/或俯视图并非仅限于圆形且可为椭圆形、卵形、四边形、八边形或任何合适的多边形形状。

在某些实施例中，天线atn2(例如，图案化导电层214b到214e)通过图案化导电层214a、导电接头230及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn2之间的信号传送。举例来说，与天线atn2电连接的图案化导电层214a用作天线atn2的接地板/线及馈送线。在一些实施例中，天线atn3(例如，沿着堆叠方向z彼此对准及交叠的天线元件225a及225b和/或金属化层154a的一部分)通过图案化导电层214a、导电接头230及重布线路结构150电连接到半导体管芯130，从而确保半导体管芯130与天线atn3之间的信号传送。举例来说，与天线atn3电连接的重布线路结构150用作天线atn3的接地板/线及馈送线。在一些实施例中，导电接头230不与天线atn1及天线atn2交叠，但与天线atn3交叠。举例来说，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置及天线atn2的定位位置的旁边且与天线atn3的定位位置交叠。

另外，在如图35中所示的封装结构p19中，在一些实施例中，开口o4、导电接头230之间的间隙以及导电接头230、有机衬底210、第一重布线路结构110、绝缘包封体140’及重布线路结构150之间的间隙被底部填充材料uf填满。换句话说，举例来说，底部填充材料uf覆盖有机衬底210与重布线路结构110的彼此面对的表面且完全填满导电接头230、有机衬底210及重布线路结构110之间的孔腔c。由于底部填充材料uf，封装结构p19的第一封装体10b与第二封装体20a之间的接合强度会进一步增强。

在本公开中，对于封装结构p1到封装结构p6以及封装结构p14到封装结构p16中所绘示的天线atn3，第一封装体10a/10b的天线元件ae以电耦合方式将电信号从第一封装体10a/10b的半导体管芯130传送到第二封装体20a/20b的天线元件225(例如，天线元件225a)或者将电信号从第二封装体20a/20b的天线元件225(例如，天线元件225a)传送到第一封装体10a/10b的半导体管芯130。在一些实施例中，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置、天线atn2/atn2’的定位位置及天线atn3的定位位置的旁边。

然而，本公开并非仅限于此；且在替代实施例中，第一封装体10a/10b的天线元件ae可利用位于半导体管芯130与天线元件225之间的连接件而通过实体连接将电信号从第一封装体10a/10b的半导体管芯130传送到第二封装体20a/20b/20c的天线元件225(例如，天线元件225a)或者将电信号从第二封装体20a/20b/20c的天线元件225(例如，天线元件225a)传送到第一封装体10a/10b的半导体管芯130，参见封装结构p7到封装结构p13以及封装结构p17到封装结构p19。通过此种实体连接，导电接头230的定位位置沿着堆叠方向z(例如，在x-y平面上的垂直投影上)位于天线atn1的定位位置及天线atn2/atn2’/atn2”的定位位置的旁边，但与天线atn3的定位位置交叠。

在替代实施例中，第二封装体20c的天线元件225还可电耦合到第一封装体10a/10b的天线元件ae，本公开并非仅限于此。另外，举例来说，还可将延伸区er引入到以上实施例中所绘示的第二封装体20b及第二封装体20c。

图36是根据本公开一些示例性实施例的封装结构的示意性剖视图。一同参照图11及图36，图11中所绘示的封装结构p1与图36中所绘示的封装结构p20相似；因此与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图11及图36，不同之处在于，对于图36中所绘示的封装结构p20，至少一个半导体管芯130包括多个半导体管芯130。如图36中所示，举例来说，半导体管芯130通过重布线路结构150彼此电连通。在一些实施例中，半导体管芯130可包括相同的类型或不同的类型，且可为选自以下的芯片：数字芯片(例如，基带芯片)、模拟芯片(例如，无线及射频芯片)、或混合信号芯片、asic芯片、集成无源装置(integratedpassivedevice，ipd)、传感器芯片、存储器芯片、逻辑芯片或电压调节器芯片。本公开并非仅限于此。在本公开中，封装结构p1到p19中的任一者中所绘示的单个半导体管芯可被图36所示封装结构p20中所绘示的多个半导体管芯替代。半导体管芯的数目可为例如一个、两个或更多个；本公开并非仅限于此。

图37是根据本公开一些示例性实施例的封装结构的示意性剖视图。与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。

在一些实施例中，如图37中所示，有机衬底30被设置成具有与第一封装体10c接合的侧30a及与连接模块194接合的侧30b，其中侧30a与侧30b相对。在一些实施例中，有机衬底30是具有多个金属线段31的有机电路板，金属线段31被配置成用于重新布线功能。如图37中所示，第一封装体10c通过导电元件180及分布在侧30a上的金属线段31实体连接到及电连接到有机衬底30，且连接模块194通过实体连接分布在侧30b上的金属线段31而电连接到有机衬底30。在一些实施例中，第一封装体10c通过直接连接导电元件180而安装到有机衬底30上，其中导电元件是例如bga球。

举例来说，第一封装体10c的结构相似于第一封装体10b的结构，但不同之处在于，在第一封装体10c中，导电元件180通过ubm图案172连接到重布线路结构150，且在重布线路结构110的介电层112a上并未设置导电元件180、半导体装置190、ubm图案160及连接接垫174。而是，在一些实施例中，如图37中所示，在重布线路结构110上形成有绝缘包封体330且绝缘包封体330覆盖重布线路结构110的介电层112a，在绝缘包封体330上形成有天线元件340，并且在天线元件340上形成有保护层350且保护层350覆盖被天线元件340暴露出的绝缘包封体330。

如图37中所示，绝缘包封体330夹置在重布线路结构110与天线元件340之间以及重布线路结构110与保护层350之间。在一些实施例中，天线元件340与用作天线元件340的馈送线的金属化层114电耦合，且金属化层114与天线元件340交叠的一部分用作天线元件340的接地板。在一些实施例中，金属化层114被称为天线元件340的接地板和/或馈送线，其中天线元件340被称为天线atn3’。

在一些实施例中，天线元件340通过以下方式形成：通过在绝缘包封体330之上进行电镀或沉积来形成金属化层(未示出)且接着通过光刻及刻蚀工艺将金属化层图案化。在替代实施例中，通过利用镀覆工艺形成金属化层(未示出)来形成天线元件340。在一些实施例中，金属化层的材料包括铝、钛、铜、镍、钨和/或其合金。在一些实施例中，天线元件340排列成矩阵形式，例如n×n阵列或n×m阵列(n、m>0，n可等于或可不等于m)。可根据需要来指定并选择天线元件340的阵列的大小。在一些实施例中，天线元件340可包括贴片天线(具有侧向辐射的天线)。

如图37中所示，举例来说，天线atn3’通过重布线路结构110、导电柱120及重布线路结构150电连接到半导体管芯130，同时天线atn1通过重布线路结构150电连接到半导体管芯130。由于除天线atn1之外还配置有天线atn3’，因而封装结构p21中的电磁波的覆盖范围会广泛增加，且因此会提高封装结构p21的天线应用的性能(例如，增益及带宽)及效率。在一些实施例中，使用底部填充材料uf填充导电元件180之间的间隙以及导电元件180、第一封装体10c及有机衬底30之间的间隙以增强第一封装体10c与有机衬底30之间的接合强度。在替代实施例中，由于在x-y平面上第一封装体10c的大小小于有机衬底30的大小，因此底部填充材料uf可进一步覆盖第一封装体10c的侧壁的一部分。

在一些实施例中，连接模块194包括电路板194a、框架结构194b及多个引脚194c，其中框架结构194b及引脚194c位于电路板194a上，且引脚194c被框架结构194b环绕。在一些实施例中，电路板194a包括内连电路系统结构，所述内连电路系统结构包括交替排列的金属层与介电层。在一些实施例中，引脚194c分布在电路板194a的表面之上，其中引脚194c电连接到电路板194a的金属层，且引脚194c的材料可包括铜、铜合金等。在本公开中，引脚的尺寸明显大于金属化层114及金属化层154等金属化层的尺寸。在一些实施例中，框架结构194b环绕引脚194c，其中框架结构194b的材料可包括具有合适的刚度的介电层以保护引脚免受外力的损坏。在一个实施例中，连接模块194可为一般的射频(rf)信号连接件(多个引脚(3到16个引脚))等，然而本公开并非仅限于此。如图37中所示，连接模块194通过金属线段31、导电元件180及重布线路结构150电连接到半导体管芯130。由于连接模块194，封装结构p21能够电连接到附加的外部电子装置，同时维持小体积及小的形体因数(formfactor)。

在一些实施例中，还包括至少一个无源装置190和/或至少一个有源装置192，所述至少一个无源装置190和/或至少一个有源装置192安装到有机衬底30的侧30b上。举例来说，如图37中所示，出于例示目的而示出两个无源装置190及一个有源装置192，且此并不对本公开进行限制。无源装置的数目及有源装置的数目可为一个或多于一个。在一些实施例中，无源装置190及有源装置192实体连接到及电连接到分布在侧30b上的金属线段31。由于有机衬底30，无源装置190及有源装置192通过金属线段31、导电元件180及重布线路结构150电连接到半导体管芯130。举例来说，无源装置可为电阻器、电容器、电感器等。举例来说，有源装置可为半导体装置或半导体管芯(与半导体管芯130的类型相似的半导体管芯)。本公开并非仅限于此。

在一些实施例中，在有机衬底30的侧30b上形成有绝缘包封体310，其中无源装置190及有源装置192包封在绝缘包封体310中。由于绝缘包封体310，无源装置190及有源装置192被保护免受外力的损坏。在一些实施例中，有机衬底30的侧30b被绝缘包封体310局部地覆盖。举例来说，如图37中所示，有机衬底30位于绝缘包封体140’与绝缘包封体310之间，其中连接模块194不被绝缘包封体310包封，且无源装置190及有源装置192包封在绝缘包封体310中。

在一些实施例中，在绝缘包封体310上形成有电磁干扰屏蔽层320，且电磁干扰屏蔽层320电连接到设置在有机衬底30的侧30b上的金属线段31。如图37中所示，电磁干扰屏蔽层320完全包裹绝缘包封体310的侧璧且远离连接模块194，其中绝缘包封体310的侧璧不接触有机衬底30。在一些实施例中，电磁干扰屏蔽层320的形成及材料可相同于或相似于图15中所阐述的电磁干扰屏蔽层300的形成及材料，且因此本文中不再予以赘述。在本公开中，电磁干扰屏蔽层320会防止无源装置190及有源装置192受到外部信号干扰。如图37中所示，举例来说，无源装置190、有源装置192、连接模块194及电磁干扰屏蔽层320通过有机衬底30、ubm图案172、导电元件180及重布线路结构150电耦合到半导体管芯130。由于此种配置，也会实现封装结构p21的性能的可靠性。

图38是根据本公开一些示例性实施例的封装结构的示意性剖视图。与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图37及图38，不同之处在于，对于图38中所绘示的封装结构p22，ubm图案172及导电元件180一同被多个连接接垫176代替。举例来说，连接接垫176可为焊盘栅阵列(landgridarray，lga)。如图38中所示，举例来说，无源装置190、有源装置192、连接模块194及电磁干扰屏蔽层320通过有机衬底30、连接接垫176及重布线路结构150电耦合到半导体管芯130。由于此种配置，封装结构p22的总厚度(沿着堆叠方向z的总厚度)可进一步减小。

图39是根据本公开一些示例性实施例的封装结构的示意性剖视图。与上述元件相似或实质上相同的元件将使用相同的参考编号，且本文中将不再对相同元件的某些细节或说明(例如，形成及材料)及所述相同元件的关系(例如，相对定位配置及电连接)予以赘述。一同参照图37及图39，不同之处在于，对于图39中所绘示的封装结构p23，ubm图案172及导电元件180一同被多个连接接垫178代替，且从封装结构p23省略有机衬底30。举例来说，连接接垫178可为焊盘栅阵列(lga)。在一些实施例中，无源装置190、有源装置192、连接模块194及电磁干扰屏蔽层320实体接触连接接垫178，且绝缘包封体310直接形成在重布线路结构150上。如图39中所示，举例来说，无源装置190、有源装置192、连接模块194及电磁干扰屏蔽层320通过连接接垫178及重布线路结构150电耦合到半导体管芯130。由于此种配置，封装结构p23的总厚度(沿着堆叠方向z的总厚度)可进一步减小。

在本公开中，图37、图38和/或图39中所绘示的第一封装体10c可被封装结构p1到p20中的任一者代替。本公开并非仅限于此。

根据一些实施例，一种封装体包括半导体封装体、衬底及第二绝缘包封体，所述半导体封装体包括半导体管芯及第一绝缘包封体。所述第一绝缘包封体包封所述半导体管芯。所述衬底包括重布线路电路，其中所述衬底通过所述重布线路电路电耦合到所述半导体封装体。所述第二绝缘包封体设置在所述衬底的第一表面上且局部地覆盖所述衬底的所述第一表面，其中所述衬底夹置在所述半导体封装体与所述第二绝缘包封体之间。

根据一些实施例，在所述的封装体中，其中所述半导体封装体还包括对所述半导体封装体与所述衬底进行电耦合的多个导电端子，且所述多个导电端子包括多个表面安装平接垫或多个导电球，且其中所述封装体还包括底部填充胶，所述底部填充胶覆盖所述多个导电端子并覆盖所述衬底的第二表面，所述衬底位于所述底部填充胶与所述第二绝缘包封体之间，且所述第二表面与所述第一表面相对。根据一些实施例，在所述的封装体中，其中所述半导体封装体还包括：第一重布线路结构及第二重布线路结构，设置在所述第一绝缘包封体的两个相对的侧上且电耦合到所述半导体管芯；以及天线，设置在所述半导体管芯上且电耦合到所述半导体管芯，其中所述半导体管芯夹置在所述天线与所述衬底之间。根据一些实施例，在所述的封装体中，其中所述衬底是有机衬底。根据一些实施例，所述的封装体还包括：至少一个连接件，设置在所述衬底上及所述第二绝缘包封体的定位位置的旁边，其中所述至少一个连接件通过所述衬底电耦合到所述半导体管芯，且所述第二绝缘包封体及所述至少一个连接件位于所述衬底的所述第一表面上；以及电磁干扰屏蔽层，共形地覆盖所述第二绝缘包封体，其中所述至少一个连接件位于所述电磁干扰屏蔽层的定位位置的旁边。根据一些实施例，所述的封装体还包括：无源元件，嵌置在所述第二绝缘包封体中且通过所述衬底电耦合到所述半导体管芯；和/或有源元件，嵌置在所述第二绝缘包封体中且通过所述衬底电耦合到所述半导体管芯。

根据一些实施例，一种封装结构包括第一封装体及第二封装体。所述第一封装体包括第一重布线路结构及半导体管芯，所述半导体管芯设置在所述第一重布线路结构上且电耦合到所述第一重布线路结构。所述第二封装体包括多个天线及多个导电接头，其中通过将所述多个导电接头连接到所述第一重布线路结构而将所述第二封装体接合到所述第一封装体，且所述多个天线电耦合到所述半导体管芯。

根据一些实施例，所述的封装结构还包括位于所述第一封装体及所述第二封装体中的至少一者中的多个偶极天线。根据一些实施例，在所述的封装结构中，其中所述第一封装体还包括多个连接结构，所述多个连接结构嵌置在所述第一重布线路结构中且电连接到所述半导体管芯，其中所述多个连接结构中的每一连接结构通过间隙而与位于所述每一连接结构之下的所述第一重布线路结构的金属迹线间隔开，所述间隙近似介于60μm到80μm范围内。根据一些实施例，在所述的封装结构中，其中所述第一封装体还包括多个天线元件，所述多个天线元件嵌置在所述第一重布线路结构中且电连接到所述半导体管芯，其中所述第二封装体中所包括的所述多个天线中的每一者以电耦合方式电连接到所述第一封装体中所包括的所述多个天线元件中的相应的一者。根据一些实施例，在所述的封装结构中，其中所述第一封装体还包括多个天线元件，所述多个天线元件分别机械连接到所述多个导电接头中的相应的一者，其中所述多个天线中的每一者通过所述多个导电接头以实体连接方式电连接到所述多个天线元件中的相应的一者。根据一些实施例，在所述的封装结构中，其中所述第一封装体还包括：绝缘包封体，设置在所述第一重布线路结构上且包封所述半导体管芯；多个穿孔，包封在所述绝缘包封体中且排列在所述半导体管芯的旁边，其中所述多个穿孔通过所述第一重布线路结构电耦合到所述半导体管芯；第二重布线路结构，设置在所述绝缘包封体上且通过所述多个穿孔及所述第一重布线路结构电耦合到所述半导体管芯；以及多个导电元件，设置在所述第二重布线路结构上且电耦合到所述半导体管芯，其中所述第二重布线路结构夹置在所述半导体管芯与所述多个导电元件之间，其中所述绝缘包封体夹置在所述第一重布线路结构与所述第二重布线路结构之间，且所述第一重布线路结构接触所述半导体管芯。根据一些实施例，在所述的封装结构中，其中所述第一封装体还包括：绝缘包封体，设置在所述第一重布线路结构上且包封所述半导体管芯；第二重布线路结构，设置在所述绝缘包封体上且电连接到所述半导体管芯；多个穿孔，包封在所述绝缘包封体中且排列在所述半导体管芯的旁边，其中所述多个穿孔通过所述第二重布线路结构电耦合到所述半导体管芯；以及多个导电元件，设置在所述第二重布线路结构上且电耦合到所述半导体管芯，其中所述第二重布线路结构夹置在所述半导体管芯与所述多个导电元件之间，其中所述绝缘包封体夹置在所述第一重布线路结构与所述第二重布线路结构之间，且所述第一重布线路结构通过所述多个穿孔及所述第二重布线路结构电耦合到所述半导体管芯。根据一些实施例，在所述的封装结构中，其中所述多个导电接头延伸到所述第一封装体中且沿着与所述半导体管芯和所述第一重布线路结构的堆叠方向垂直的方向位于所述半导体管芯的旁边。根据一些实施例，一种封装体包括：所述的封装结构，其中所述封装结构还包括多个导电元件，所述多个导电元件设置在所述第一重布线路结构上且电连接到所述半导体管芯；以及有机衬底，包括重布线路电路，其中所述封装结构设置在所述有机衬底上且通过连接所述第一重布线路结构与所述重布线路电路而电连接到所述有机衬底。

根据一些实施例，一种制造封装结构的方法包括以下步骤：提供第一封装体，所述第一封装体包括具有多个连接区的重布线路结构及半导体管芯，所述半导体管芯设置在所述重布线路结构上且电耦合到所述重布线路结构；提供第二封装体，所述第二封装体包括多个天线及多个导电接头；以及将所述第二封装体的所述多个导电接头对准所述第一封装体的所述多个连接区且通过将所述多个导电接头中的每一者连接到所述多个连接区中的相应的一者而将所述第二封装体接合在所述第一封装体上，且所述多个天线电耦合到所述半导体管芯。

根据一些实施例，所述的方法还包括：在所述第一封装体及所述第二封装体中的至少一者中形成多个偶极天线，所述多个偶极天线电耦合到所述半导体管芯。根据一些实施例，在所述的方法中，在将所述第二封装体的所述多个导电接头对准所述第一封装体的所述多个连接区之前，还包括：在所述第一封装体中形成多个开口，其中将所述第二封装体的所述多个导电接头对准所述第一封装体的所述多个连接区还包括将所述多个导电接头分别放置于在所述第一封装体中形成的所述多个开口中。根据一些实施例，所述的方法还包括：提供有机衬底；以及将所述第一封装体通过所述第一封装体与所述有机衬底之间的多个连接件安装到所述有机衬底的第一侧上。根据一些实施例，所述的方法还包括：将连接模块以及将有源装置及无源装置中的至少一者设置在所述有机衬底的第二侧上，其中所述连接模块以及所述有源装置及所述无源装置中的所述至少一者电连接到所述第一封装体；形成绝缘包封体，以将所述有源装置及所述无源装置中的所述至少一者包封在所述绝缘包封体中并局部地覆盖所述有机衬底的所述第二侧；以及设置电磁干扰屏蔽层，以共形地覆盖所述绝缘包封体且电连接到所述第一封装体，其中所述电磁干扰屏蔽层远离所述连接模块。

以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。