一种电压可调的双向ESD保护器件及其制作方法与流程

本发明涉及电子科学与技术领域，具体是一种电压可调的双向esd保护器件及其制作方法。

背景技术：

静电放电(esd)现象广泛存在于日常环境中，它对于精密的集成电路来讲确实致命的威胁，是造成集成电路产品损伤甚至失效的重要原因之一。集成电路产品在其生产、制造、装配以及工作过程中极易受到esd的影响，造成产品内部损伤、可靠性降低。并且其应用环境会对，也会对电容、击穿电压、钳位特性等参数有相应要求。

针对不同应用，系统对esd保护器件的参数要求也不一样。根据工作电压不同，相应的esd保护等级也分为3、5v、7v、12v、24v、36v等电压等级。根据数据传输速度的快慢也对电容有不同要求，针对直流传输或者低速数据传输，可采用普通电容系列的esd保护器件降低成本；而针对usd3.0及以上的告诉交流传输需求，需要超低电容的esd保护器件。而针对不同的应用环境，根据系统的负载工作区，对esd的钳位电压也有相应要求，比如针对汽车总线网络保护应用，就需要esd的钳位电压低但又不能低于电源电压。

对于集成电路而言，通常用作esd保护的器件有二极管、ggnmos(栅接地的nmos)、bjt(三极管)、scr(可控硅)等。但在某些特定应用中，需要esd保护器件具有特定的触发电压，电流泄放能力较强，同时还要求保持电压大于其应用的电压等级，以防止系统开启而导致失效。由于scr的回扫电压极低，所以对于这一类特定要求的esd保护，不能采用scr结构，故采用bjt结构来达到大泄放电流的要求。

技术实现要素：

本发明的目的是针对现有技术中的不足，提供一种高对称性能且回扫电压可控的双向esd保护器件的制造方法，通过调整纵向npn结构中的两次p型外延层的浓度及表面的n型出入浓度，尽量匹配正反向pn结的物理特性，从而获得高对称性。通过调节第一次外延后的硼埋层注入剂量，调节npn管的放大系数，从而达到保持电压可控。

本发明的技术方案为：一种电压可调的双向esd保护器件，包括n型衬底、第一次p型外延层、第二次p型外延层、p型势垒阻挡层、n+掺杂区、隔离槽、隔离介质层、正面金属电极、背面金属电极，n型衬底上生长有第一次p型外延层，第一次p型外延层注入扩散形成的p型势垒阻挡层，p型势垒阻挡层上生长的第二次p型外延层，第二次p型外延层表面注入扩散形成的n+掺杂层，隔离槽贯穿npn结构，隔离槽上设有绝缘介质层，n+掺杂层和绝缘介质层上设有正面金属电极，n型衬底底部设有背面金属电极。

一种电压可调的双向esd保护器件的制作方法，包括下列步骤：

步骤1：准备n型衬底，在n型衬底上生长第一次p型外延层；

步骤2：在第一次p型外延层上，生长一次牺牲氧化层，并高能注入一次p型杂质，并进入炉管进行一次高温推进，增加p型杂质在p型基区外延表面的高浓度结深，形成p型势垒阻挡层；

步骤3：先进炉hcl气体吹扫，去掉表面氧化层，进行第二次p型外延层生长；

步骤4：第二次p型外延层基区表面再次生长一次牺牲氧化层，并注入一次高能大束流的n型杂质注入形成n+掺杂层，高温退火并同时采用oed氧化增强扩散，增加表面pn结的结深，并生长一定厚度的氧化层；

步骤5：光刻形成深槽区图形，并淀积隔离介质层形成深槽隔离区及隔离介质层；

步骤6：在正面光刻并刻蚀打开接触孔区域，淀积金属层，对正面金属进行光刻、刻蚀，淀积钝化层，光刻并刻蚀出引线焊接区，即正面金属电极，圆片减薄完成背面金属合金，即背面金属电极。

优选地，步骤2中的高温退火温度为1000~1100℃，优选为1050℃，退火时间为30min~120min，优选为60min，注入杂质可以为硼、镓、铟，注入杂质为硼，注入角度7°，注入能量为600~950kev，优选为800kev，注入剂量为5e14~2e15/cm2。

优选地，步骤3中的第二次p型外延层，掺杂元素为硼、镓、铟，优选为硼，其厚度为5~10um，优选为8um，电阻率为0.2~1ω·cm，优选电阻率为0.5ω·cm。

优选地，步骤4中的高温退火条件为1050~1150℃，优选为1100℃，时间为60min~150min，优选为90min，注入杂质元素可以为磷、砷，优选为磷，注入能量为100~200kev，优选为160kev，注入剂量1e15~5e15/cm²，优选为2e15/cm²，并结合1050℃湿氧条件下进行氧化增强扩散，温度为1000~1100℃，优选为1050℃，湿氧生长3000å~5000å的氧化层，优选厚度为4000å，进一步增加n+结深的同时生长4000å的二氧化硅作为深槽掩膜。

优选地，步骤5中采用干法刻蚀深槽，并生长600~1500å的二氧化硅，优选厚度为1000å，再采用低压四乙氧基硅烷生长工艺淀积隔离介质层，再淀积一层psg隔离介质。

本发明的双向24vesd保护保护器件，相较传统纵向npn三极管结构，改善了回扫电压过低的特性的同时还保持了三极管通流能力强的特性。相较传统两二极管封装的形式，极大地降低了芯片成本并缩小了封装成本。

本发明的有益之处：1、本发明的p型势垒阻挡层可以调节npn管的放大系数，使npn的回扫电压可控，防止过压脉冲来临时保护器件回扫低于电源电压后保持开启状态，从而对电源提供保护。

2、本发明制造的双向回扫电压可控的esd保护器件的方法，与现有的相同性能的器件相比，芯片面积可以缩小40%，且只需采用单颗芯片，成本大幅降低。

3、本发明制造双向回扫电压可控的esd保护器件的方法，可以制作低至从5v，高至36v以上工作电压的双向结构，并且只需调节第一、第二次p型外延层浓度及厚度，便可实现双电电压的调节。一些非常规的双向电压不对称的特定esd保护（例如7v/12v）需求，可以在一颗纵向芯片上完成，大大降低了芯片成本并提高了工艺兼容性。

4、本发明制造双向回扫电压可控的esd保护器件的方法，可以更过芯片面积的方法，可使用于一般高速信号的防护，为低成本的双向防护提供一种解决方案。

附图说明

图1为本发明的双向电压可控的esd保护器件剖面结构图

图2为常规双芯片封装的双向esd保护器件封装布局示意图；

图3为常规单芯片封装的双向esd保护器件结构剖面示意图；

图4是图1、图2、图3、三种结构i-v曲线对比。

图5是本发明的第一步工艺，即n型衬底准备、原片清洗并生长第一层p型外延层；

图6是本发明的第二步工艺，即p型杂质高能注入，高温退火形成p型势垒阻挡层；

图7为本发明的第三步工艺，即圆片进炉生长第二次p型外延层

图8为本发明的第四步工艺，即n+杂质高能大束流注入，高温退火并结合氧化增强扩散推结，表面生长一定厚度氧化层；

图9为本发明的第五步工艺，双深槽并生长氧化层、并淀积绝缘介质层

图10为本发明的第六步工艺，开金属接触孔、淀积正面金属光刻形成电极，背面减薄并金属化。

图11为本发明的一种改良型结构剖面图。

其中101为n型衬底，102为第一次p型外延层，103为p型势垒阻挡层，104为第二次p型外延层，105为n+掺杂层，106为隔离槽，107b为氧化层，107为绝缘介质层，108正面金属电极，109背面金属电极。

具体实施方式

为了加深对本发明的理解，下面结合附图详细描述本发明的具体实施方式，该实施例仅用于解释本发明，并不构成对本发明的保护范围的限定。

如图1所示，一种电压可调的双向esd保护器件，包括n型衬底101、第一次p型外延层、第二次p型外延层、p型势垒阻挡层、n+掺杂区、隔离槽、隔离介质层、正面金属电极、背面金属电极，n型衬底101上生长有第一次p型外延层102，第一次p型外延层102注入扩散形成的p型势垒阻挡层103，p型势垒阻挡层103上生长的第二次p型外延层104，第二次p型外延层104表面注入扩散形成的n+掺杂层105，隔离槽106贯穿npn结构，隔离槽106上设有绝缘介质层107，n+掺杂层105和绝缘介质层107上设有正面金属电极，n型衬底101底部设有背面金属电极。

一种电压可调的双向esd保护器件的制作方法，包括下列步骤：

步骤1：如图5所示，准备n型衬底101，掺杂元素为硼，其厚度为8um，电阻率为0.5ω·cm，在n型衬底上以1180℃的温度生长第一次p型外延层102，n型衬底101与第一层p型外延层形成背面pn结；

步骤2：如图6所示，在第一次p型外延层102上，生长一次1000å的牺牲氧化层，并高能注入一次p型杂质，优选的注入杂质为硼，注入角度7°，注入能量800kev，注入剂量为1e15/cm²，并进入炉管进行一次高温推进，高温退火温度为1050℃，退火时间为一个小时，增加p型杂质在p型基区外延表面的高浓度结深，形成p型势垒阻挡层，p型势垒阻挡层可以调节npn管的放大系数，使npn的回扫电压可控，防止过压脉冲来临时保护器件回扫低于电源电压后保持开启状态，从而对电源提供保护；

步骤3：如图7所示，先进炉hcl气体吹扫，去掉表面氧化层，进行第二次p型外延层104生长，第二次p型外延的电阻率及n+掺杂层形成正面pn结，优选地，掺杂元素为硼，其厚度为8um，电阻率为0.5ω·cm，以实现双向电压一致性；

步骤4：如图8所示，第二次p型外延层104基区表面再次生长一次牺牲氧化层，并注入一次高能大束流的n型杂质注入形成n+掺杂层105，注入杂质元素为磷，注入能量160kev，注入剂量2e15/cm²，高温退火并同时采用oed氧化增强扩散，温度1100℃，时间90min，再将炉温将至1050摄氏度，湿氧生长4000å的氧化层，且氧化层为后续深槽刻蚀提供硬掩模，氧化推进可以利用氧化增强扩散效应进一步将n+扩散结推深，增加表面pn结的结深，并生长一定厚度的氧化层107b；

步骤5：如图9所示，光刻形成深槽区图形，槽刻蚀宽度1um，间隔2um，深度25um，将纵向npn完全隔离开，深槽刻蚀完成后，热样生长一层二氧化硅，采用湿氧生长厚度为600å，再采用低压四乙氧基硅烷生长工艺（lpteos）淀积6000å的介质层，然后在淀积一层6000å的磷硅玻璃psg，淀积隔离介质层形成深槽隔离区106及隔离介质层107隔离区贯穿整个n+掺杂区至n型衬底，这种组合方式能够提高隔离介质的填充效果，提高介质层的可靠性；

步骤6：如图10所示，光刻定义并采用湿加干工艺刻蚀出接触孔区域，淀积一层ti/tin的符合金属层，再在其上淀积4um的alsicu合金，在减小接触电阻的同时能有效降低金属过热的失效比例，对正面金属进行光刻、刻蚀，淀积钝化层，光刻并刻蚀出引线焊接区，即正面金属电极108，绝缘介质层位于隔离槽及正面电极之间，片减薄完成背面金属合金，即背面金属电极109。

如图4所示，图4为三种结构的i-v特性对比，三者的击穿电压均为26v。可以看出，三中结构在大电流区域的电流电压关系差异很大（曲线为二维仿真的线电流），其中单个pn结由于没有三极管的放大效应，所以电流能力明显弱于三级管结构；而本发明提出的具有p型势垒阻挡层的npn结构兼具了常规npn结构电流能力强及二极管无负阻效应的优点。

图11为本发明的一种改良型结构剖面图。其中p型势垒阻挡层103及n+掺杂层105不采用光刻版定义区域，直接注入，这样可以在基本结构下实现最低成本。

利用上述本发明的双向电压可控的esd保护器件的制造方法，只需将调整第一次、第二次p型基区外延层的浓度及厚度，即可制造出低至5v，高至50v以上的回扫电压可控的双向esd保护器件，同时通过调节版图，可以实现几安培到几百安培的各电流能力的双向esd防护。