一种沟槽栅型IGBT结构的制作方法

一种沟槽栅型igbt结构
技术领域
1.本发明涉及半导体技术领域，具体涉及一种沟槽栅型igbt结构。


背景技术：

2.igbt可分为两个区域：一个是双极型pnp区域，一个是pin区域。在晶体管区域，igbt的行为就像一个在饱和模式的pnp晶体管，igbt的集电极端对应pnp晶体管的发射极端。在pin区域，igbt行为像pin二极管。
3.在pnp晶体管区域，载流子浓度在j1结最高，并向j2结方向减少；在j2结几乎减小到零。在栅极下方的区域，具有与理想pin二极管相同的载流子分布，因此称为pin区域；mos管的沟道为理想发射极，提供电子流，并在栅极下方形成电子积累层。由图1可知，pin区域的载流子分布明显高于pnp晶体管区域。pin区域比例越大，载流子浓度越高，igbt通态压降越低。igbt通态可理解为mos+pin，igbt截止可理解为pnp管。
4.沟槽栅igbt截面示意图见图1，与平面栅igbt相比，沟槽栅igbt的特点为栅结构由横向变为纵向；pnp区减小，pin区增加；发射极侧的载流子浓度提高，通态压降降低。沟槽栅igbt与平面栅igbt载流子分布见半导体功率器件物理特性(semiconductor power devices-physics,characteristics,reliability)328页，图10.11。
5.igbt的饱和电流降决定igbt的短路电流大小，饱和电流i
csat
由下式给出：
[0006][0007]
式中α
pnp
为pnp管电流增益，w为沟道的宽度，l为沟道的长度，c
ox
为单位面积电容，μ
n
为电子迁移率，v
g
为栅极电压，v为阈值电压。
[0008]
沟槽栅igbt与平面栅元胞相比，沟道由横向变为纵向，发射极侧的载流子浓度提高，优化了空穴流路径；导致沟槽栅igbt通态压降降低，抗闩锁能力增强，为其优点。
[0009]
但沟槽栅igbt也有缺点，与平面栅元胞相比，沟槽栅igbt沟道宽/长比增大，短路电流增大，因此易发生短路失效；另外沟槽栅igbt沟道宽度增大，输入电容增大，开通损耗eon增大。


技术实现要素：

[0010]
为了解决现有技术中所存在的沟槽栅igbt压降低，传输电容大，器件损耗大的问题，本发明提供一种沟槽栅型igbt结构，可以降低pnp分量，增强电导调制效应，降低芯片的饱和压降，降低传输电容。
[0011]
本发明提供的技术方案是：
[0012]
一种沟槽栅型igbt结构，所述igbt结构包括：n型参杂发射区(11)、所述p型掺杂深结区(10)、多晶硅假栅极结构(7)；
[0013]
所述多晶硅假栅极结构(7)与所述n型参杂发射区(11)相连，且所述多晶硅假栅极结构(7)的底部插入所述p型掺杂深结区(10)。
[0014]
优选的，所述igbt结构还包括正面金属电极(12)；
[0015]
所述多晶硅假栅极结构(7)为“t”形，所述“t”形的“一”部通过正面金属电极(12)与所述n型参杂发射区(11)相连，“t”形的“丨”部插入所述p型掺杂深结区(10)。
[0016]
优选的，所述igbt结构还包括：多晶硅沟槽栅极结构(6)，所述多晶硅沟槽栅极结构(6)为倒“l”型，所述倒“l”型的“丨”设置于所述p型掺杂深结区(10)和所述n型参杂发射区(11)之间；
[0017]
所述多晶硅沟槽栅极结构(6)的“一”部与外界电极(13)相连。
[0018]
优选的，所述igbt结构还包括栅氧化层(5)；
[0019]
所述多晶硅假栅极结构(7)和所述p型掺杂深结区(10)之间设有所述栅氧化层(5)；
[0020]
所述多晶硅沟槽栅极结构(6)的倒“l”型的“丨”被所述栅氧化层(5)包裹，使所述多晶硅沟槽栅极结构(6)与所述p型掺杂深结区(10)和所述n型参杂发射区(11)隔离。
[0021]
优选的，所述igbt结构还包括：隔离氧化层(8)；
[0022]
所述隔离氧化层(8)设置在同一水平面上的所述多晶硅沟槽栅极结构(6)和所述多晶硅假栅极结构(7)上，形状为“f”形，“f”形的开口冲下，形状适应并隔离所述多晶硅沟槽栅极结构(6)和所述多晶硅假栅极结构(7)。
[0023]
优选的，所述多晶硅沟槽栅极结构(6)的倒“l”型的两边连接处外端设有长方形凹陷，凹陷适应于所述隔离氧化层(8)的前端底部。
[0024]
优选的，所述外界电极(13)设置在所述igbt结构的终端。
[0025]
优选的，所述igbt结构还包括：p型掺杂阱区(9)；
[0026]
所述p型掺杂阱区(9)设置在所述n型参杂发射区(11)左下端。
[0027]
优选的，所述igbt结构还包括：背面金属电极(4)、集电区p型掺杂区(3)、缓冲层(2)和n型漂移区(1)；
[0028]
所述n型漂移区(1)的一端连所述p型掺杂深结区(10)，另一端还依次连接所述缓冲层(2)、集电区p型掺杂区(3)和背面金属电极(4)。
[0029]
优选的，所述多晶硅沟槽栅极结构(6)和所述多晶硅假栅极结构(7)为同一材质。
[0030]
与现有技术相比，本发明的有益效果为：
[0031]
本发明提供了一种沟槽栅型igbt结构，所述igbt结构包括：n型参杂发射区(11)、所述p型掺杂深结区(10)、多晶硅假栅极结构(7)；所述多晶硅假栅极结构(7)与所述n型参杂发射区(11)相连，且所述多晶硅假栅极结构(7)的底部插入所述p型掺杂深结区(10)。本发明通过增加多晶硅假栅极结构(7)，降低pnp分量，增强电导调制效应，降低芯片的饱和压降，同时多晶硅假栅极结构(7)与背面金属电极(4)距离近，并与n型掺杂发射区(11)相连，可以有效降低沟槽栅型igbt芯片元胞区域的传输电容，从而降低igbt芯片的动态损耗，提升整体性能。
[0032]
多晶硅假栅极结构(7)未与13相连，为假栅结构，降低了密度，多晶硅假栅极结构(7)结构可以有效降低沟槽栅igbt的沟道密度，有利于增强芯片的短路特性。
附图说明
[0033]
图1为本发明的实施例中一种沟槽栅型igbt结构的示意图；
[0034]
图2为本发明的实施例中一种低传输电容沟槽栅型igbt的有源区边缘结构示意图；
[0035]
其中1为n型漂移区；2为缓冲层；3为集电区p型掺杂区；4为背面金属电极；5为栅氧化层；6为多晶硅沟槽栅极结构；7为多晶硅假栅极结构；8为隔离氧化层；9为p型掺杂阱区；10为p型掺杂深结区；11为n型掺杂发射区；12为正面金属电极；13为外界电极。
具体实施方式
[0036]
为了更好地理解本发明，下面结合说明书附图和实例对本发明的内容做进一步的说明。
[0037]
为了克服现有芯片的结构缺陷，本发明提供了一种沟槽栅型igbt结构。
[0038]
如图1和图2所示，与普通沟槽栅型igbt芯片相比较，本结构将沟槽外部的栅极多晶刻蚀隔离分开形成多晶硅沟槽栅极结构6和多晶硅假栅极结构7两个部分，其中多晶硅假栅极结构7的沟槽内的多晶未和外界电极连接形成假栅，同时将隔离氧化层8隔离氧刻蚀形成接触孔，通过正面金属电极12将多晶硅假栅极结构7与n型掺杂发射区11相连接，形成等电位，并将多晶硅假栅极结构7通过栅氧化层5深入到p型掺杂深结区10，这样可以进一步有效降低栅极与背面金属电极4的传输电容。同时，多晶硅假栅极结构7的引入可以进一步降低沟槽栅igbt的pnp分量比例，增强电导调制效应，降低芯片的饱和压降。并且，多晶硅假栅极结构7结构可以有效降低沟槽栅igbt的沟道密度，有利于增强芯片的短路特性。p型掺杂深结区10有利于优化沟槽底部的电场分布，降低沟槽底部的峰值电场强度，提高器件的击穿电压。
[0039]
与原有技术相比，本结构增加了多晶硅假栅极结构7假栅沟槽，同时本结构更改了栅氧化层5、多晶硅沟槽栅极结构6、隔离氧化层8、正面金属电极12和p型掺杂深结区10的结构和相对位置，以实现上述功能。
[0040]
本申请的多晶硅假栅极结构7数量可以为任意个，在本实施例中为1个；
[0041]
本申请的结构主要以位置为主，可以为任意形状；
[0042]
本发明具有以下优点：
[0043]
本发明提供的一种沟槽栅型igbt结构，在几乎不影响整体工艺加工流程及关键单步加工工艺的情况下，通过改变有源区元胞沟槽外部非导通电流一侧区域内的热氧化、多晶硅、隔离氧以及金属结构，将发射极与此区域内的多晶硅或者衬底相连接，整体降低传输电容，从而优化沟槽型igbt芯片整体性能。
[0044]
以上仅为本发明的实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均包含在申请待批的本发明的权利要求范围之内。