发光二极管外延片的生长方法及发光二极管外延片与流程

本公开涉及半导体技术领域，特别涉及一种发光二极管外延片的生长方法及发光二极管外延片。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。作为一种高效、环保、绿色的新型固态照明光源，led是前景广阔的新一代光源正在被迅速广泛地应用在如交通信号灯、汽车内外灯、城市景观照明、户内外显示屏和小间距显示屏等领域。

迷你发光二极管(英文：miniled)是指边长在100微米～300微米的小型发光二极管，微型发光二极管(英文：microled)是指边长在10微米～100微米的超小型发光二极管，miniled和microled的体积很小，无法工作在大电流密度下，因此需要在尽可能小的电流密度下达到外量子效率(英文：externalquantumefficiency，简称：eqe)的峰值。

外延片是led制作过程中的初级成品。相关技术中，led外延片包括衬底、缓冲层、n型半导体层、有源层和p型半导体层，缓冲层、n型半导体层、有源层和p型半导体层依次层叠在衬底上。衬底用于提供外延生长的表面，缓冲层用于提供外延生长的成核中心，n型半导体层用于提供复合发光的电子，p型半导体层用于提供复合发光的空穴，有源层用于进行电子和空穴的复合发光。有源层包括多个量子阱层和多个量子垒层，多个量子阱层和多个量子垒层交替层叠；量子垒层将注入有源层的电子和空穴限制在量子阱层中进行复合发光。

在实现本公开的过程中，发明人发现相关技术至少存在以下问题：

量子阱层的材料采用氮化铟镓(ingan)，量子垒层的材料采用未掺杂的氮化镓(gan)。ingan和gan为ⅲ族氮化物半导体材料，ⅲ族氮化物半导体材料在led中的晶格结构为纤锌矿结构，这种结构缺少变换对称性，在材料内部将产生自发极化，同时ingan和gan的晶格常数不匹配产生的应力导致出现压电极化现象。自发极化和压电极化的共同作用致使量子阱内部存在很强的电场，这个电场的存在导致出现量子限制斯塔克效应(英文：thequantum-confinedstarkeffect，简称：qcse)，使得电子和空穴的波函数重叠区域减少，电子和空穴的辐射复合效率较低，eqe达到峰值所需的电流密度较大，无法满足miniled和microled的的应用需要。

技术实现要素：

本公开实施例提供了一种发光二极管外延片的生长方法及发光二极管外延片，可以有效改善有源层内的晶格失配和压电极化，最终减小eqe达到峰值所需的电流密度。所述技术方案如下：

一方面，本公开实施例提供了一种发光二极管外延片的生长方法，所述生长方法包括：

将衬底放入反应室内；

在所述衬底上依次生长缓冲层、n型半导体层、有源层和p型半导体层；

其中，所述有源层由交替层叠的多个ingan阱层和多个垒层组成，每个所述垒层由依次层叠的多个复合层组成，每个所述复合层采用如下方式生长：

在第一阶段，停止向所述反应室内通入ga源和氨气，同时向所述反应室内通入in源和载气，使in源分布在所述反应室内的所有区域；

在第二阶段，同时向所述反应室室内通入in源、ga源、氨气和载气，生长ingan垒层；

在第三阶段，停止向所述反应室内通入in源，同时向所述反应室内通入ga源、氨气和载气，生长gan垒层，所述gan垒层的生长速率大于所述ingan垒层的生长速率。

可选地，所述gan垒层的生长速率为所述ingan垒层的生长速率的2倍～6倍。

可选地，所述第一阶段的持续时间为10s～60s。

可选地，所述ingan垒层中in组分的含量为所述ingan阱层中in组分的含量的1/10～1/5。

可选地，所述垒层生长时所述反应室内通入in源的流量为所述ingan阱层生长时所述反应室内通入in源的流量的1/20～1/10。

可选地，所述ingan垒层的厚度大于所述gan垒层的厚度。

可选地，所述ingan垒层的厚度为所述gan垒层的厚度的2倍～3倍。

可选地，所述ingan垒层的厚度为5nm～10nm。

可选地，每个所述垒层中所述复合层的数量为3个～8个。

另一方面，本公开实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底以及依次层叠在所述衬底上的缓冲层、n型半导体层、有源层和p型半导体层；其中，所述有源层由交替层叠的多个ingan阱层和多个垒层组成，每个所述垒层由依次层叠的多个复合层组成，每个所述复合层采用如下方式生长：在第一阶段，停止向所述反应室内通入ga源和氨气，同时向所述反应室内通入in源和载气，使in源分布在所述反应室内的所有区域；在第二阶段，同时向所述反应室室内通入in源、ga源、氨气和载气，生长ingan垒层；在第三阶段，停止向所述反应室内通入in源，同时向所述反应室内通入ga源、氨气和载气，生长gan垒层，所述gan垒层的生长速率大于所述ingan垒层的生长速率。

本公开实施例提供的技术方案带来的有益效果是：

通过在ingan垒层生长之前，预先向反应室内通入in源，使in源分布在反应室内的所有区域，有利于in并入到gan晶格中，解决垒层的高温生长条件导致in解析的问题，将足够浓度的in掺入gan中形成ingan垒层。ingan垒层与ingan阱层采用相同的材料，两者之间可以形成良好的晶格匹配，有效降低有源层内由于晶格失配产生的缺陷密度，有效改善有源层由于晶格失配产生的压电极化和内建电场，增大电子和空穴的波函数重叠区域，提高电子和空穴的辐射复合效率，减小eqe达到峰值所需的电流密度，满足miniled和microled的的应用需要。

附图说明

为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本公开实施例提供的一种发光二极管外延片的生长方法的流程图；

图2是本公开实施例提供的另一种发光二极管外延片的生长方法的流程图；

图3是本公开实施例提供的一种发光二极管外延片的结构示意图；

图4是本公开实施例提供的有源层的结构示意图。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。

本公开实施例提供了一种发光二极管外延片的生长方法。图1为本公开实施例提供的一种发光二极管外延片的生长方法的流程图。参见图1，该生长方法包括：

步骤101：将衬底放入反应室内。

步骤102：在衬底上依次生长缓冲层、n型半导体层、有源层和p型半导体层。

在本实施例中，有源层由交替层叠的多个ingan阱层和多个垒层组成，每个垒层由依次层叠的多个复合层组成，每个复合层采用如下方式生长：

在第一阶段，停止向反应室内通入ga源和氨气，同时向反应室内通入in源和载气，使in源分布在反应室内的所有区域；

在第二阶段，同时向反应室室内通入in源、ga源、氨气和载气，生长ingan垒层；

在第三阶段，停止向反应室内通入in源，同时向反应室内通入ga源、氨气和载气，生长gan垒层，gan垒层的生长速率大于ingan垒层的生长速率。

本公开实施例通过在ingan垒层生长之前，预先向反应室内通入in源，使in源分布在反应室内的所有区域，有利于in并入到gan晶格中，解决垒层的高温生长条件导致in解析的问题，将足够浓度的in掺入gan中形成ingan垒层。ingan垒层与ingan阱层采用相同的材料，两者之间可以形成良好的晶格匹配，有效降低有源层内由于晶格失配产生的缺陷密度，有效改善有源层由于晶格失配产生的压电极化和内建电场，增大电子和空穴的波函数重叠区域，提高电子和空穴的辐射复合效率，减小eqe达到峰值所需的电流密度，满足miniled和microled的的应用需要。

而且ingan垒层中in会降低垒层的势垒高度和提高垒层整体的电阻率，在ingan垒层生长之后快速生长gan垒层，既能保证生长足够厚度的gan垒层提高垒层的势垒高度和平衡垒层的电阻率，又不会造成ingan垒层中的in解析。

另外，复合层由ingan垒层和gan垒层交替层叠，一方面利用ingan垒层间隔插入在gan垒层中，缓解ingan垒层插入导致的势垒高度降低、电阻率提高等负影响，另一方面利用交替层叠形成的超晶格结构改善晶格失配产生的应力和缺陷，进一步避免压力极化和内建电场的出现，增大电子和空穴的波函数重叠区域，提高电子和空穴的辐射复合效率，减小eqe达到峰值所需的电流密度，满足miniled和microled的的应用需要。

本公开实施例提供了另一种发光二极管外延片的生长方法，是图1所示的发光二极管外延片的生长方法的一种具体实现。图2为本公开实施例提供的另一种发光二极管外延片的生长方法的流程图。参见图2，该生长方法包括：

步骤201：将衬底放入反应室内。

在本实施例中，衬底可以为蓝宝石平片衬底，反应室可以为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔，如veecok465imocvd或者veecoc4mocvd。外延片生长时，采用氢气(h2)、氮气(n2)、氢气和氮气的混合气体中的一种作为载气，三甲基镓(tmga)或者三乙基镓(tega)作为ga源，高纯氨气(nh3)作为n源，三甲基铟(tmin)作为in源，三甲基铝(tmal)作为al源，硅烷(sih4)作为si源进行n型掺杂，二茂镁(cp2mg)作为mg源进行p型掺杂。

可选地，该生长方法还可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为200torr～500torr(优选为350torr)，在氢气气氛中对衬底进行5分钟～6分钟(优选为5.5分钟)的退火处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上生长缓冲层。

在本实施例中，缓冲层可以生长在蓝宝石的[0001]面上，缓冲层可以为未掺杂的gan或者aln。进一步地，缓冲层的厚度可以为15nm～30nm，优选为25nm。

可选地，该步骤202可以包括：

控制温度为530℃～560℃(优选为545℃)，压力为200torr～500torr(优选为350torr)，在衬底上生长缓冲层。

步骤203：在缓冲层上生长n型半导体层。

在本实施例中，n型半导体层可以为掺杂si的gan层。进一步地，n型半导体层的厚度可以为2μm～3μm，优选为2.5μm；n型半导体层中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10¹⁹cm^-3，优选为5*10¹⁸cm^-3。

可选地，该步骤203可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为150torr～300torr(优选为250torr)，在缓冲层上生长n型半导体层。

可选地，在步骤203之前，该生长方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

通过在缓冲层和n型半导体层之间设置未掺杂氮化镓层，可以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为200torr～600torr(优选为400torr)，在缓冲层上生长未掺杂氮化镓层。

更进一步地，未掺杂氮化镓层的厚度可以为2μm～3.5μm，优选为2.75μm。

步骤204：在n型半导体层上生长有源层。

在本实施例中，有源层由交替层叠的多个ingan阱层和多个垒层组成，每个垒层由依次层叠的多个复合层组成，每个复合层采用如下方式生长：

在第一阶段，停止向反应室内通入ga源和氨气，同时向反应室内通入in源和载气，使in源分布在反应室内的所有区域；

在第二阶段，同时向反应室室内通入in源、ga源、氨气和载气，生长ingan垒层；

在第三阶段，停止向反应室内通入in源，同时向反应室内通入ga源、氨气和载气，生长gan垒层，gan垒层的生长速率大于ingan垒层的生长速率。

在实际应用中，生长速率可以通过调整反应气体和载气的比例实现。如果生长速率较快，则反应气体通入反应室内的流量较大，载气通入反应室内的流量较小；如果生长速率较慢，则反应气体通入反应室内的流量较小，载气通入反应室内的流量较大。

本公开实施例通过在ingan垒层生长之前，预先向反应室内通入in源，使in源分布在反应室内的所有区域，有利于in并入到gan晶格中，解决垒层的高温生长条件导致in解析的问题，将足够浓度的in掺入gan中形成ingan垒层。ingan垒层与ingan阱层采用相同的材料，两者之间可以形成良好的晶格匹配，有效降低有源层内由于晶格失配产生的缺陷密度，有效改善有源层由于晶格失配产生的压电极化和内建电场，增大电子和空穴的波函数重叠区域，提高电子和空穴的辐射复合效率，减小eqe达到峰值所需的电流密度，满足miniled和microled的的应用需要。

而且ingan垒层中in会降低垒层的势垒高度和提高垒层整体的电阻率，在ingan垒层生长之后快速生长gan垒层，既能保证生长足够厚度的gan垒层提高垒层的势垒高度和平衡垒层的电阻率，又不会造成ingan垒层中的in解析。

另外，复合层由ingan垒层和gan垒层交替层叠，一方面利用ingan垒层间隔插入在gan垒层中，缓解ingan垒层插入导致的势垒高度降低、电阻率提高等负影响，另一方面利用交替层叠形成的超晶格结构改善晶格失配产生的应力和缺陷，进一步避免压力极化和内建电场的出现，增大电子和空穴的波函数重叠区域，提高电子和空穴的辐射复合效率，减小eqe达到峰值所需的电流密度，满足miniled和microled的的应用需要。

可选地，第一阶段的持续时间可以为10s～60s。

如果第一阶段的持续时间小于10s，则可能由于第一阶段的持续时间较短而无法有效促进in并入到gan晶格中形成ingan垒层；如果第一阶段的持续时间大于60s，则可能由于第一阶段的持续时间较长而无法进一步促进in并入到gan晶格中，白白增加生产成本。

示例性地，第一阶段的持续时间可以为20s～50s。既能保证效果的最大化，也不会增加较多的成本。

可选地，垒层生长时反应室内通入in源的流量可以为ingan阱层生长时反应室内通入in源的流量的1/20～1/10。

如果垒层生长时反应室内通入in源的流量小于ingan阱层生长时反应室内通入in源的流量的1/20，则可能由于垒层生长时反应室内通入in源的流量较少而无法形成与ingan阱层晶格匹配的ingan垒层；如果垒层生长时反应室内通入in源的流量大于ingan阱层生长时反应室内通入in源的流量的1/10，则可能由于垒层生长时反应室内通入in源的流量较多而影响垒层与ingan阱层之间界面的清晰度，最终影响led的发光效率。

示例性地，垒层生长时反应室内通入in源的流量可以为ingan阱层生长时反应室内通入in源的流量的1/15～1/10，可以同时兼顾ingan垒层的生长效果和垒层与ingan阱层之间界面的清晰度。

可选地，ingan垒层中in组分的含量可以为ingan阱层中in组分的含量的1/10～1/5。

如果ingan垒层中in组分的含量小于ingan阱层中in组分的含量的1/10，则可能由于ingan垒层中in组分的含量较少而无法形成与ingan阱层晶格匹配的ingan垒层；如果ingan垒层中in组分的含量大于ingan阱层中in组分的含量的1/5，则可能由于ingan垒层中in组分的含量较多而影响到垒层的势垒高度，进而影响到垒层对电子的限制作用。

示例性地，ingan垒层中in组分的含量可以为ingan阱层中in组分的含量的1/10～1/6，可以形成与ingan阱层晶格匹配的ingan垒层，同时保证垒层的势垒高度。

可选地，ingan垒层的厚度可以大于ingan阱层的厚度，ingan垒层的厚度可以大于gan垒层的厚度。

ingan垒层的厚度最大，可以有效缓解ingan阱层和gan垒层之间的晶格失配。

示例性地，ingan垒层的厚度可以为ingan阱层的厚度的2倍～4倍。

如果ingan垒层的厚度小于ingan阱层的厚度的2倍，则可能由于ingan垒层较薄而无法有效缓解ingan阱层和gan垒层之间的晶格失配；如果ingan垒层的厚度大于ingan阱层的厚度的4倍，则可能由于ingan垒层较厚而影响到载流子的迁移，降低led的发光效率。

可选地，ingan垒层的厚度可以为5nm～10nm。

如果ingan垒层的厚度小于5nm，则可能由于ingan垒层较薄而减弱垒层对载流子的限制；如果ingan垒层的厚度大于10nm，则可能由于ingan垒层较厚而影响到载流子的迁移，降低led的发光效率。

示例性地，ingan垒层的厚度可以为6nm～8nm，有利于载流子在ingan阱层中复合发光，提高led的发光效率。

示例性地，ingan垒层的厚度可以为gan垒层的厚度的2倍～3倍。

如果ingan垒层的厚度小于gan垒层的厚度的2倍，则可能由于ingan垒层较薄而减弱垒层对载流子的限制；如果ingan垒层的厚度大于gan垒层的厚度的3倍，则可能由于ingan垒层较厚而影响到载流子的迁移，降低led的发光效率。

可选地，gan垒层的厚度可以为2nm～4.5nm。

如果gan垒层的厚度小于2nm，则可能由于gan垒层较薄而无法保证gan垒层提高垒层的势垒高度和平衡垒层的电阻率；如果gan垒层的厚度大于4.5nm，则可能由于gan垒层较厚而与ingan阱层之间仍然存在较大的晶格失配。

示例性地，gan垒层的厚度可以为2nm～4nm。既能有效垒层的势垒高度和平衡垒层的电阻率，同时保证ingan垒层晶格匹配的效果。

可选地，gan垒层的生长速率可以为ingan垒层的生长速率的2倍～6倍。

如果gan垒层的生长速率小于ingan垒层的生长速率的2倍，则可能由于gan垒层的生长速率较慢而导致gan垒层的生长时间较长，造成ingan垒层中的in解析，无法有效改善ingan阱层和gan垒层之间的晶格失配；如果gan垒层的生长速率大于ingan垒层的生长速率的6倍，则可能由于gan垒层的生长速率较快而影响到晶体质量，最终降低led的发光效率。

示例性地，gan垒层的生长速率可以为ingan垒层的生长速率的2倍～4倍。既能有效避免造成ingan垒层中in解析，又能保证gan垒层的晶体质量。

可选地，每个垒层中复合层的数量可以为3个～8个。

如果每个垒层中复合层的数量小于3个，则可能由于每个垒层中复合层的数量较少而无法将插入的ingan垒层合理分散到gan垒层中，缓解ingan垒层插入导致的势垒高度降低、电阻率提高等负影响，也不能形成超晶格结构改善晶格失配产生的应力和缺陷；如果每个垒层中复合层的数量大于8个，则可能由于每个垒层中复合层的数量较多而无法进一步利用ingan垒层和gan垒层交替层叠减小eqe达到峰值所需的电流密度，白白增加生产成本。

示例性地，每个垒层中复合层的数量可以为3个～6个。既能保证效果的最大化，也不会增加较多的成本。

在实际应用中，ingan阱层的生长温度可以为760℃～780℃，垒层的生长温度可以为860℃～890℃，有源层的生长压力可以为200torr。

可选地，在步骤204之前，该生长方法还可以包括：

在n型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

通过在有源层之前生长应力释放层，可以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率。

步骤205：在有源层上生长p型半导体层。

在本实施例中，p型半导体层可以为掺杂mg的gan层。进一步地，p型半导体层的厚度可以为50nm～80nm，优选为65nm；p型半导体层中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，该步骤205可以包括：

控制温度为940℃～980℃(优选为960℃)，压力为200torr～600torr(优选为400torr)，在有源层上生长p型半导体层。

可选地，在步骤205之前，该生长方法还可以包括：

在有源层上生长电子阻挡层。

相应地，p型半导体层生长在电子阻挡层上。

通过在有源层和p型半导体层之间设置电子阻挡层，电子阻挡层可以避免电子跃迁到p型半导体层中与空穴进行非辐射复合，降低led的发光效率。

在本实施例中，电子阻挡层的材料可以采用p型掺杂的氮化铝镓(algan)，如alyga1-yn，0.15＜y＜0.25。进一步地，电子阻挡层的厚度可以为30nm～50nm，优选为40nm。

进一步地，在有源层上生长电子阻挡层，可以包括：

控制温度为930℃～970℃(优选为950℃)，压力为100torr，在有源层上生长电子阻挡层。

进一步地，在有源层上生长电子阻挡层之前，该生长方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

通过在有源层和电子阻挡层之间设置低温p型层，可以避免电子阻挡层的高温生长造成有源层中的in解析。

在本实施例中，低温p型层的材料可以为p型掺杂的氮化镓。进一步地，低温p型层的厚度可以为10nm～50nm，优选为30nm；低温p型层中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

进一步地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在步骤205之后，该生长方法还可以包括：

在p型半导体层上生长接触层。

通过在p型半导体层上生长接触层，可以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

在本实施例中，接触层的材料可以采用p型掺杂的氮化铟镓或者氮化镓。进一步地，接触层的厚度可以为5nm～300nm，优选为100nm；接触层中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

进一步地，在p型半导体层上生长接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在p型半导体层上生长接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

本公开实施例提供了一种发光二极管外延片，可以采用图1或图2所示的生长方法生长而成。图3为本公开实施例提供的一种发光二极管外延片的结构示意图。参见图3，该发光二极管外延片包括衬底10以及依次层叠在衬底10上的缓冲层20、n型半导体层30、有源层40和p型半导体层50。

图4为本公开实施例提供的有源层的结构示意图。参见图4，在本实施例中，有源层40由交替层叠的多个ingan阱层41和多个垒层42组成，每个垒层42由依次层叠的多个复合层420组成，每个复合层420采用如下方式生长：在第一阶段，停止向反应室内通入ga源和氨气，同时向反应室内通入in源和载气，使in源分布在反应室内的所有区域；在第二阶段，同时向反应室室内通入in源、ga源、氨气和载气，生长ingan垒层421；在第三阶段，停止向反应室内通入in源，同时向反应室内通入ga源、氨气和载气，生长gan垒层422，gan垒层422的生长速率大于ingan垒层421的生长速率。

可选地，如图3所示，该发光二极管外延片还可以包括未掺杂氮化镓层60，未掺杂氮化镓层60设置在缓冲层20和n型半导体层30之间。

可选地，如图3所示，该发光二极管外延片还可以包括应力释放层70，应力释放层70设置在n型半导体层30和有源层40之间。

可选地，如图3所示，该发光二极管外延片还可以包括电子阻挡层81，电子阻挡层81设置在有源层40和p型半导体层50之间。

进一步地，如图3所示，该发光二极管外延片还可以包括低温p型层82，低温p型层82设置在有源层40和电子阻挡层81之间。

可选地，如图3所示，该发光二极管外延片还可以包括接触层90，接触层90设置在p型半导体层50上。

以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。