半导体装置和其制造方法与流程

本发明总体上涉及半导体装置。特定来说，本技术涉及包含具有用于封装内接地和保形涂层触点的焊接掩模开口的半导体封装的半导体装置，以及相关联系统和方法。

背景技术：

微电子装置通常具有裸片(即，芯片)，所述裸片包含具有非常小组件的高密度的集成电路。通常，裸片包含电耦合到集成电路的非常小的接合垫的阵列。接合垫为外部电触点，通过所述外部电触点将供应电压、信号等传输至集成电路或从集成电路传输。在形成裸片之后，将其“封装”以将接合垫耦合到更大的电端子阵列，所述电端子阵列可更容易地耦合到各种电源线、信号线及接地线。

封装裸片的常规工艺包含将裸片上的接合垫电耦合到引线、球形垫或其它类型的电端子阵列，且囊封裸片以保护其免受环境因素(例如，水分、颗粒、静电，和物理影响)。例如，微电子装置的小组件、裸片和/或集成电路通常易受电磁干扰(emi)的影响。因此，可以将一或多种导电或磁性材料的保形涂层施加在微电子装置的顶部和侧面上方以提供电磁屏蔽。到达微电子装置的底部部分的涂层称为底面沉积、背面溢出或背面溢出。

技术实现要素：

在一个方面中，本申请案提供一种半导体装置，其包括：封装衬底，其具有接地平面、具有第一导电触点的第一表面，具有第二导电触点的第二表面，以及将所述第一导电触点中的个别者电耦合到所述第二导电触点中的对应者的导线；半导体裸片，其耦合到所述封装衬底的所述第一表面；模制材料，其覆盖所述封装衬底和所述半导体裸片的至少一部分；及保形涂层，其通过所述封装衬底的所述第二表面中的开口电耦合到所述接地平面，其中所述保形涂层经配置以屏蔽所述半导体装置免受电磁干扰。

在另一方面中，本申请案提供一种制造半导体装置的方法，所述方法包括：形成封装衬底，所述封装衬底包含接地平面、在所述封装衬底的第一表面处的第一导电触点，以及在所述封装衬底的第二表面处的第二导电触点，其中所述第二导电触点经由导线电耦合到所述第一导电触点中的对应者；在所述封装衬底的所述第一表面上方安置半导体裸片；在所述封装衬底的所述第一表面和所述半导体裸片的至少一部分上方形成模制材料；及在所述模制材料和所述封装衬底上方施加保形涂层，使得所述保形涂层的部分通过所述封装衬底的所述第二表面中的开口电连接到所述接地平面。

在又一方面中，本申请案提供一种半导体装置封装，其包括：半导体裸片；封装衬底，其与所述半导体裸片进行电连接，其中所述封装衬底包含：第一侧，其具有第一接合垫；第二侧，其具有封装触点；导线，其将所述第一接合垫中的个别者电连接到所述封装触点中的对应者；及接地平面，其在所述封装衬底的所述第二侧的开口中暴露；且所述封装衬底的所述第一侧附接到所述半导体裸片；及保形涂层，其覆盖在所述半导体裸片和所述封装衬底上方，其中所述保形涂层通过所述封装衬底的所述第二侧中的所述开口电连接到所述接地平面。

附图说明

参考以下图式可更好地理解本发明的许多方面。图式中的组件不一定按比例缩放。而是，重点在于清晰地图解说明本发明的原理。不应将图式用于将本发明限制于所描绘的特定实施例，而仅为了解释和理解。

图1a和1b分别为说明具有emi屏蔽的传统半导体装置的横截面图和后视平面图。

图2a和2b分别为说明根据本技术的各种实施例配置的半导体装置的横截面图和后视平面图。

图3a和3b分别为说明根据本技术的各种实施例配置的半导体装置的横截面图和后视平面图。

图4a到4c为说明根据本技术的各种实施例的处于制造的各个阶段的半导体装置的横截面图。

图5为包含根据本技术的实施例配置的半导体装置的系统的示意图。

具体实施方式

以下描述半导体装置的若干实施例的具体细节，所述半导体装置包含具有用于封装内接地和保形涂层触点的焊接掩模开口的半导体封装以及相关联系统和方法。在一个实施例中，半导体装置包含耦合到封装衬底的第一表面的半导体裸片。封装衬底可以包含接地平面，所述接地平面通过封装衬底的与第一表面相对的第二表面中的开口暴露。在一些实施例中，模制材料可以覆盖封装衬底和半导体裸片的至少一部分。可以在模制材料、半导体裸片和/或封装衬底上方施加保形涂层，以屏蔽半导体装置免受电磁干扰。保形涂层的一部分可以填充到封装衬底的第二表面中的开口中，并将保形涂层通过半导体装置的底部与接地平面电连接。因此，接地迹线和平面不横跨半导体装置的条带级的锯切道延伸，从而减少在半导体装置分割期间锯必须切穿的金属的量。

本文中参考图1到5描述本技术的几个实施例的具体细节。尽管针对具有用于封装内接地和保形涂层触点的焊接掩模开口的半导体装置、系统和方法描述了许多实施例，但除本文中所描述的那些之外，其它应用和其它实施例也在本技术的范围内。此外，本技术的实施例可以具有与本文中所展示或所描述的那些不同的配置、组件和/或程序。此外，所属领域的普通技术人员将理解，本技术的实施例除了本文中所展示或所描述的那些之外，还可以具有配置、组件和/或程序，且这些和其它实施例可以在不背离本技术的情况下无所述本文中所展示或描述的配置、组件，和/或程序中的几个。

如本文中所使用，术语“垂直”、“侧向”、“上部”、“下部”、“顶部”及“底部”可指代半导体装置中的特征鉴于图中所展示的定向的相对方向或位置。例如，“底部”可指代经定位比另一特征较靠近页面顶部的特征。然而，这些术语应被广义解释为包含其它定向的半导体装置，例如倒置或倾斜定向，其中顶部/底部，上方/下方，上面/下面，上/下及左/右可替换定向互换。

图1a和1b分别为说明具有emi屏蔽涂层108的常规半导体装置100(“装置100”)的横截面图和后视平面图。参考图1a，装置100包含封装衬底130，电耦合到封装衬底130的半导体裸片102以及在封装衬底130和半导体裸片102上方的模制材料150。封装衬底130包含衬底和/或介电材料132、第一触点134和第二触点136。封装衬底130进一步包含导线118，导线118延伸穿过衬底和/或介电材料132，以将第一触点134电耦合到第二触点136中的对应者。衬底和/或介电材料132将个别第一触点134、第二触点136和相关联导线118彼此电隔离。封装衬底130包含面向半导体裸片102的第一表面133a和与第一表面133a相对的第二表面133b。第一触点134可以在封装衬底130的第一表面133a处暴露，且第二触点136可在封装衬底130的第二表面133b处暴露。装置100进一步包含在封装衬底130内的接地平面110。接地平面110用作用于来自装置100中的各种组件的电流的返回路径，并确保装置100的所有组件的接地连接处于相同的参考电势。

装置100进一步包含电连接器122，所述电连接器122安置在封装衬底130的第二表面133b上且经配置以将封装衬底130的第二触点136电耦合到外部电路(未展示)。如图1b中所展示，第二电连接器122至少部分地形成有焊接掩模104，以在封装衬底130的第二表面133b上形成球栅阵列(bga)106。

装置100、半导体裸片102、半导体裸片102内的集成电路、导线118、第一触点134，第二触点136和/或装置100的其它组件可能易受电磁干扰(emi)的影响。因此，接地平面110可用于减少装置100内和周围的邻近电路和/或迹线之间的电噪声和干扰。就此来说，保形涂层108可以被施加在装置100上方(例如，在模制材料150、半导体裸片102和/或封装衬底130上方)且可以耦合到接地平面110以屏蔽装置100免受emi影响。如图1a中所展示，为了在常规装置100中促进接地平面110与涂层108之间的电连接，在封装衬底130的制作阶段(未展示)期间，将金属迹线或短线111从接地平面110引出到装置100的侧面。在其它常规装置(未展示)中，在封装衬底130的制作阶段期间，接地平面110可以延伸到装置的侧面。在任一实施方案中，在分割常规装置期间，锯(未展示)必须切穿金属短线111或延伸的接地平面110，以在常规装置的侧面处暴露金属短线111或延伸的接地平面110。上述情形(i)会缩短锯片的寿命和/或(ii)会导致毛刺和/或分割切口不均匀。

此外，由于保形涂层108通常由一或多个导电或磁性材料形成，因此施加保形涂层108的常规目的是在常规装置100的顶部和侧面上获得连续和/或均匀的涂层108层，但在装置100的底部(例如，在封装衬底的第二表面133b处)没有涂层108。到达常规装置100的底部的涂层108可以接触电连接器122和/或第二触点136，且可以导致对装置100的损坏和/或可以导致装置100发生故障(例如短路)。然而，由于涂覆工艺的实际限制(例如，在装置100上溅射涂层108)，涂层108的部分113经常到达装置100的底部(如图1a和1b中所展示)。涂层108的此部分113被称为底侧沉积、背侧溢出或背面溢出。

图2a为根据本技术的各种实施例配置的半导体装置200的横截面图。装置200类似于图1a和1b中所说明的装置100。然而，如图2a中所展示，装置200的接地平面210在装置200的底部处(例如，在封装衬底130的表面133b处或附近)接触emi涂层108。就此来说，已经移除封装衬底130的部分，以在装置200的底部处暴露接地平面210，使得保形涂层108的背侧溢出部分113被放置成与接地平面210接触。

图2b为在装置200的组装期间图2a中所说明的半导体装置200的后视平面图。如图2b中所展示和在下文中更详细描述，可以在封装衬底130的第二表面133b上方施加焊接掩模204。可以将多个开口(例如，孔)蚀刻到焊接掩模204和/或封装衬底130中，可以用材料(例如，焊料)填充所述开口以形成连接到装置200的底部上的第二触点136(图2a)的电连接器122(图2a)的bga106。另外，可以蚀刻(例如，围绕装置200的周边)焊接掩模204和/或封装衬底130以在装置200的底部上穿过封装衬底130形成用以暴露出接地平面210的开口260。

一起参考图2a和2b，当将涂层108施加在装置200的顶部和侧面上方时，涂层108的背侧溢出部分113可以包覆装置200的底部并通过开口260接触接地平面210。在一些实施例中，可以在移除装置200的底部上的焊接掩模204之前和/或在形成电连接器122和/或bga106之前施加涂层108。在这些实施例中，焊接掩模204可以防止涂层108的背侧溢出部分113接触装置200的底部上的电连接器122或第二触点136。

如图2a中所展示，与常规装置相比，接地平面210没有延伸到装置200的侧面，金属迹线或短线111(图1a)也没有从接地平面210引出到装置200的侧面。因此，在分割装置200期间，锯不会切穿金属短线111或延伸的接地平面210以暴露装置200的侧面处的金属。因此，可以使用标准锯和/或可以通过分割工艺来将锯的寿命延长或保持不变。此外，均匀的分割切口和/或没有毛刺的分割切口的数目可能增加。此外，可以将不需要保形涂层108的在装置(未展示)上使用的标准分割技术应用于具有保形涂层108的装置200的分割。因此，减少了组装成本和组装时间(例如，增加了产量)。

图3a和3b分别为说明根据本技术的各种实施例配置的半导体装置300的横截面图和后视平面图。装置300类似于图2a和2b中所说明的装置200。然而，如图3a中所展示，在已将保形涂层108施加在装置300上方并使其与接地平面210接触之后，焊接掩模304的部分305保留在完全组装的装置300上。

参考图3b，在装置300的组装期间，可以将焊料掩模304施加在封装衬底130的第二表面133b上方。可以将多个开口(例如，孔)蚀刻到焊接掩模304和/或封装衬底130中，可以用材料(例如，焊料)填充所述开口以形成连接到装置300的底部上的第二触点136(图3a)的电连接器122(图3a)的bga106。另外，可以蚀刻(例如，围绕装置300的周边)焊接掩模304和/或封装衬底130以在装置300的底部上穿过封装衬底130形成用以暴露出接地平面210的开口360。图3b中所说明的开口360与图2b中所说明的开口260的不同之处在于开口360为在开口360的每一侧上由焊接掩模304加边的沟槽或壕沟。换句话说，当形成开口360时，(例如，围绕装置300的周边)保留焊接掩模304的部分305。

一起参考图3a和3b，当将涂层108施加在装置300的顶部和侧面上方时，涂层108的背侧溢出部分113可以包覆装置300的底部，填充到开口360中，并接触接地平面210。在一些实施例中，可以在移除装置200的底部上的焊接掩模304之前和/或在形成电连接器122和/或bga106之前施加涂层108。在这些实施例中，焊接掩模304可以防止涂层108的背侧溢出部分113接触装置300的底部上的电连接器122或第二触点136。

尽管在图2a到3b中所说明的实施例中，蚀刻装置200和300的焊接掩模204和304和/或封装衬底130以形成开口260和360，但所属领域的普通技术人员将认识到其它实施例仍在本技术的范围内。例如，类似于金属迹线或短线111(图1a)的金属迹线或短线(未展示)可以从接地平面210引出到装置200和/或300的底部(例如，到封装衬底130的第二表面133b)。在其它实施例中，接地平面210可以延伸到装置200和/或300的底部(例如，延伸到封装衬底130的第二表面133b)。在上述实施例中的任一者中，可以在(i)在从装置200和/或300的底部移除焊接掩模204和/或304之前和/或之后和/或(ii)在形成电连接器122和/或用于bga106的开口之前及/或之后施加保形涂层108。在这些和其它实施例中，开口260和/或360不在装置200和/或300的整个周边周围延伸，和/或仅形成在装置200和/或300的底部的部分上。

图4a到4c为说明根据本技术的各种实施例的处于制造的各个阶段的半导体装置400的横截面图。通常，半导体装置400可以例如制造为离散装置或作为较大晶片或面板的一部分。在晶片级或面板级制造中，较大的半导体装置在被分割以形成多个单独的装置之前形成。为了便于解释和理解，图4a到4c说明两个半导体装置400的制作。然而，所属领域的技术人员将容易理解，半导体装置400的制作可以按比例缩放到晶片和/或面板的水平，也就是说，包含更多的组件，以便能够被分割成两个以上半导体装置400—尽管包含相似的特征并使用如本文中所描述的相似工艺。

可以从形成封装衬底开始半导体装置400的制作。图4a说明在完全形成封装衬底430之后的半导体装置400。如所展示，多个第一触点434电耦合到导线418(例如，导电通孔和/或迹线)，所述导线在封装衬底430内延伸，延伸穿过封装衬底430和/或在封装衬底430上延伸，以将第一触点434中的个别者电耦合到第二触点436中的对应者。第一触点434，第二触点436和/或导线418可以由铜、镍、焊料(例如，snag基焊料)、填充导体的环氧树脂和/或其它导电材料制成。在一些实施例中，第一触点434、第二触点436和/或导线418由相同的材料制成。在其它实施例中，第一触点434、第二触点436和/或导线418可包含多于一个导电材料和/或可以包括彼此不同的导电材料。

一或多个接地迹线和/或平面410在封装衬底430的衬底和/或介电材料432内延伸，延伸穿过所述衬底和/或介电材料和/或延伸在所述衬底和/或介电材料上。接地迹线和/或平面410可以为大面积的导电材料(例如，铜)，且可以耦合到电源接地端子vss。在某些实施例中，接地迹线和/或平面410可以为封装衬底430的单独层。在其它实施例中，接地迹线和/或平面410可以跨越封装衬底430的多个层。接地迹线和/或平面410用作用于来自装置400中的各种组件的电流的返回路径，并确保装置400的所有组件的接地连接处于相同的参考电势。

以将多个半导体裸片402耦合到封装衬底430的裸片附接区域来继续半导体装置400的制作。半导体裸片402可以包含各种类型的半导体组件和功能特征，例如动态随机存取存储器(dram)、静态随机存取存储器(sram)、快闪存储器或其它形式的集成电路存储器、处理电路、成像组件，和/或其它半导体特征。半导体裸片402的背侧(例如，与具有接合垫的正面相对的一侧(未展示))在封装衬底430的暴露的上表面433a处附接到裸片附接区域。在图4a中，第一触点434中无一者安置在封装衬底430的裸片附接区域内。在其它实施例中，第一触点434中的一或多者可以安置在半导体裸片402下方的裸片附接区域内。

半导体裸片402的接合垫经由电连接器(未展示)电耦合到封装件衬底430的对应第一触点434。在一些实施例中，电连接器包括多个线接合。在其它实施例中，电连接器可以包括另一类型的导电特征，例如导电凸块、支柱、引线框架等。在这些和其它实施例中，半导体裸片402可以面朝下定位，使得每一半导体裸片402的前侧面对封装衬底430。在一些实施例中，一或多个额外半导体裸片(未展示)可以堆叠在半导体裸片402上以形成裸片堆叠，且可以形成额外的电连接器(未展示)以将另外的半导体裸片电耦合到封装衬底430。例如，半导体裸片402和另外的半导体裸片可以从前到后、从前到前、从后到后和/或从后到前地堆叠。因此，多个裸片堆叠可以沿着封装衬底430彼此分离。在一些实施例中，裸片堆叠可包含与另一裸片堆叠不同数目个半导体裸片。在这些和其它实施例中，额外半导体裸片可以堆叠在半导体裸片402上，使得半导体裸片402不直接在额外半导体裸片下方，和/或额外半导体裸片可以具有与半导体裸片402不同的尺寸或定向。例如，可以安装额外半导体裸片，使得其具有突出(overhang)半导体裸片402的部分，或半导体裸片402可比额外半导体裸片大，使得额外半导体裸片完全定位在半导体裸片402的占用面积内。在其它实施例中，额外半导体裸片可以并排布置邻近半导体裸片402定位。

在一些实施例中，封装衬底430的第二接触436中的一或多者与对应的第一触点434相比在横向上与半导体裸片402间隔较远。即，一些第二触点436可以被横向扇出或定位在与其电耦合的对应第一触点434的外侧。将第二触头436横向定位在第一触头434的外侧便于以比半导体裸片402的间距更大的间距将装置400连接到其它装置和/或具有连接的接口。

如图4a中所展示，以在封装衬底430的上表面433a上且在半导体裸片402周围形成模制材料450来继续半导体装置400的制作。在一些实施例中，模制材料450可以完全覆盖半导体裸片402和封装衬底430。在所说明的实施例中，模制材料450囊封半导体裸片402，使得半导体裸片402被密封在模制材料450内且被保护免受污染物和物理损坏。在一些实施例中，模制材料450还可以囊封一些或全部电连接器，所述电连接器将半导体裸片402连接到封装衬底430的对应第一触点434。模制材料450可以为装置400提供结构强度。例如，可以选择模制材料450以防止在将外力施加到装置400时装置400翘曲、弯曲等。模制材料450可以由树脂、环氧树脂、硅酮基材料、聚酰亚胺和/或所属领域中使用或已知的其它合适的树脂形成。一旦经沉积，即可通过uv光、化学硬化剂、热或所属领域已知的其它合适的固化方法来固化模制材料450。经固化的模制材料450可以包含上部表面451。

可以在第二触点436(图4a到4b)上形成电连接器422(图4b)来继续半导体装置400的制作。就此来说，可以将焊料掩模404施加到封装衬底430的底部表面433b，且将其蚀刻以形成穿过焊料掩模404和/或穿过封装衬底430的多个开口475。在一些实施例中，通过移除封装衬底430的部分，蚀刻可以通过封装衬底430暴露第二接触436。在其它实施例中，第二触点436可通过在施加和/或蚀刻焊料掩模404之前(例如，在移除载体衬底(未展示)期间)移除封装衬底的部分而暴露。可以将焊料和/或导电环氧树脂填充到多个开口475中。例如，模版印刷机(stencilingmachine)可以将离散焊膏块沉积到封装衬底430的第二触点436上。

如图4a中所展示，可以蚀刻焊接掩模404以形成多个开口460，以暴露接地迹线和/或平面410。在一些实施例中，除了或代替多个开口475，还可以蚀刻焊接掩模404以形成多个开口460。例如，可以在蚀刻焊料掩模404以形成多个开口475之前、之后和/或期间，蚀刻焊料掩模404以形成多个开口460。在一些实施例中，蚀刻可以通过移除封装衬底430的部分来暴露接地迹线和/或平面410。在其它实施例中，接地迹线和/或平面410可以通过在施加和/或蚀刻焊接掩模404之前(例如，在移除载体衬底(未展示)期间)移除封装衬底430的部分而暴露。

参考图4b，可以移除焊料掩模404的全部或部分，且可以使用通过多个开口475(图4a)沉积到第二触点436上的焊料和/或导电环氧树脂来形成电连接器422。例如，焊料可被回流以形成多个焊料球或焊料块以形成球栅阵列。替代地，沉积的焊料和/或导电环氧树脂可以用于形成导电柱、导电平台和/或其它合适的导电元件(例如，形成平台栅格阵列)。如上文所论述，电连接器422经配置以将封装衬底430的第二触点436电耦合到外部电路(未展示)。在其它实施例中，可以省略电连接器422，且第二触点436可以直接连接到外部装置或电路。

可以通过分割半导体装置400来继续制作。如所展示，可以在多个切割道480(图4b)处将封装衬底430与模制材料450一起切割，以将半导体装置400彼此分开。如上文所论述，由于接地迹线和/或平面410暴露在装置400的底部处，因此接地迹线和/或平面410不延伸到或横跨切割道480。金属迹线或短线也不从接地迹线和/或平面410引出或横跨切割道480，如在常规装置中所做的那样。因此，在分割装置400期间，锯未切穿接地迹线和/或平面410，或穿过从接地迹线和/或平面410延伸的金属迹线和/或短线。

参考图4c，可以在经分割半导体装置400上方施加保形涂层408以屏蔽装置400免受电磁干扰。例如，可以采用溅射工艺来在模制材料450的上部表面451、封装衬底430的上部表面和/或半导体装置400的侧面上施加涂层408(例如，其连续和/或均匀的层)。在其它实施例中，可以使用其它施加技术来施加保形涂层408，例如电镀、真空印刷、真空沉积、嵌件成型，喷涂等。保形涂层408可以由一种或多种导电材料制成，例如cu-ni-sn、cu-sn、ni-sn、ag、不锈钢和/或其它导电材料，包含一或多个导电聚合物。当将涂层408施加在装置400的顶部和侧面上方时，涂层408的背侧溢出部分413可以到达装置400的边缘和/或底部。在这些实施例中，涂层408的背侧溢出部分413可以包覆装置300的底部，填充到开口460中，且接触接地迹线和/或平面410。因此，涂层408被放置为通过开口460与接地迹线和/或平面410电接触，且可以为装置400提供emi屏蔽。一旦完成制作，即可经由例如电连接器422将个别半导体装置400附接到外部电路，且因此将其并入到大量系统和/或装置中。

尽管以特定次序论述和说明以上关于图4a到4c所论述的制作步骤，但制作步骤不限于此。在其它实施例中，可以不同的次序执行制作步骤。在这些和其它实施例中，可以在其它制作步骤中的任何者之前、期间和/或之后执行制作步骤中的任何者。例如，可以在形成多个开口475和/或用焊料和/或导电环氧树脂填充其之前，形成多个开口460(图4a和4b)，和/或施加涂层408(图4c)。在这些和其它实施例中，可以在施加和/或蚀刻焊接掩模404之前分割半导体装置400。在这些以及其它实施例中，可以在将焊料掩模404的全部或部分从装置400移除之前，施加涂层408。此外，所属领域的普通技术人员将容易认识到，可以变更制作步骤，且仍然保留在本技术的这些和其它实施例内。例如，在一些实施例中，可以省略和/或重复制作步骤中的一或多者。在这些和其它实施例中，半导体装置400的制作可以包含额外制作步骤。例如，可以将第二焊接掩模(未展示)施加到装置400的底部以形成多个开口460和/或在施加涂层408期间保护电连接器422和/或第二触点436。在这些以及其它实施例中，制作可以包含精加工和/或抛光步骤(例如，以移除毛刺和/或不想要的涂层408)。

上文参考图1a到4c描述的半导体装置中的任何者可以被并入到大量更大和/或更复杂的系统中的任何者中，其代表性实例为图5中示意性展示的系统590。系统590可以包含半导体裸片组合件500、电源592、驱动器594、处理器596和/或其它子系统或组件598。半导体裸片组合件500可以包含具有通常与上文所描述的半导体装置的那些特征相似的特征的半导体装置。所得到的系统590可执行广泛各种功能中的任何者，例如存储器存储、数据处理及/或其它合适的功能。因此，代表性系统590可包含但不限于手持装置(例如，移动电话、平板、数字阅读器和数字音频播放器)、计算机及家用电器。系统590的组件可容纳在单个单元或分布在多个互连单位(例如，通过通信网络)。系统590的组件还可包含远程装置及广泛各种计算机可读媒体中的任何者。

结论

本技术的实施例的以上详细说明并非意欲为穷尽性或将本技术限制于上文所揭示的精确形式。尽管上文出于说明的目的描述本技术的具体实施例和实例，但所属领域的技术人员将认识到，可在本技术的范围内做出各种等效修改。例如，当以给定次序呈现步骤时，替代实施例可以不同次序执行步骤。此外，还可组合本文中所描述的各种实施例以提供进一步的实施例。

根据前述内容，将了解，在本文中出于说明的目的已经描述了本技术的特定实施例，但尚未展示或详细描述众所周知的结构和功能，以避免不必要地模糊本技术的实施例的描述。在一定程度上，以引用方式并入本文的任何材料与本发明冲突，以本发明为准。在上下文准许的情况下，单数或复数术语还可分别包含复数或单数术语。此外，除非单词“或”在参考两个或两个以上项目的列表时清楚地限于仅意指排斥其它项目的单个项目，否则在此列表中使用“或”将被解释为包含(a)该列表中的任一单个项目，(b)该列表中的所有项目或(c)该列表中的项目的任一组合。另外，通篇中使用术语“包括”、“包含”、“具有(having)”及“具有(with)”以意指至少包含(若干)所叙述的特征，使得不排除任何较大数目个相同特征及/或额外类型的其它特征。

根据前述内容，还将了解，可以在不脱离技术的情况下进行各种修改。例如，技术的各种组件可以进一步分为子组件，或技术的各种组件和功能可以组合和/或集成。此外，尽管已在那些实施例的上下文中描述与技术的某些实施例相关联优点，但其它实施例也可展现出此些优点，且并非所有实施例都必须展现落入本技术范围内的这些优点。因此，本发明及相关联技术可囊括本文中未明确展示或描述的其它实施例。