光电二极管及其制作方法、以及高速光耦与流程

本发明涉及光电技术领域。更具体地，涉及光电二极管及其制作方法、以及高速光耦。

背景技术：

常见的光耦封装两个芯片，包括红外led与光电转换芯片，可以将输入端(比如，led)中的电信号，通过光电二极管耦合传递至输出端(比如，三极管)，同时这两者之间又有很强的隔离，见图1和图2，其中图1为常规光耦器件的封装引脚图和输入输出真值表，图2为常规高速光耦的典型电路原理图。

当采用光耦合器隔离数字信号进行控制系统设计时，光耦合器的传输特性，即传输速度，往往成为系统最大数据传输速率的决定因素。在许多总线式结构的工业测控系统中，为了防止各模块之间的相互干扰，同时不降低通讯波特率，必须采用高速光耦来实现模块之间的相互隔离。此外，控制系统中温度变化，电源电压的波动等都会在输入端引入共模信号，导致输出端误触发，从而降低抗噪能力。

因此，需要一种用于高速光耦上的光电二极管、制作该光电二极管的方法、以及包括光电二极管的高速光耦，使得既可以在实现引入隔离时确保不降低通讯波特率，同时提供高的共模瞬变抑制能力。

技术实现要素：

本发明的目的在于提供一种光电二极管，包括：

第一导电类型的衬底；

从衬底的表面延伸进入衬底中的第二导电类型的埋层；

形成在埋层上的第二导电类型的外延层；

从外延层远离衬底的表面延伸进入外延层中的第一导电类型的受光区；还包括：围绕受光区的第一导电类型的第一隔离环，其中，第一隔离环从外延层远离衬底的表面延伸进入外延层，以及围绕第一隔离环的第二导电类型的第二隔离环，其中，第二隔离环从外延层远离衬底的表面延伸进入外延层，其中，第一隔离环和第二隔离环的延伸深度大于受光区的延伸深度。

优选地，根据本申请的光电二极管还包括：围绕受光区的第二导电类型的第一接触环，其中，第一接触环从外延层远离衬底的表面延伸进入外延层；以及围绕第一隔离环的第二导电类型的第二接触环，其中，第二接触环从外延层远离衬底的表面延伸进入外延层，其中，在外延层的厚度方向上第二接触环覆盖第二隔离环，且在平行于外延层表面的方向上，第二接触环的宽度大于第二隔离环的宽度。

优选地，根据本申请的光电二极管还包括：在外延层上依次形成的：二氧化硅层、多晶硅层、铟锡氧化物层和钝化氮化硅层。

优选地，根据本申请的光电二极管还包括：在多晶硅层和铟锡氧化物层之间形成的绝缘层。

优选地，第二隔离环自外延层远离衬底的表面延伸至埋层。

优选的，根据本申请的光电二极管中，第一导电类型为p型，第二导电类型为n型。

本申请的第二方面提供一种光电二极管的制作方法，包括：形成第一导电类型的衬底；形成从衬底的表面延伸进入衬底中的第二导电类型的埋层；在埋层上形成第二导电类型的外延层；形成围绕受光区的第一导电类型的第一隔离环和围绕第一隔离环的第二导电类型的第二隔离环，其中，第一隔离环和第二隔离环从外延层远离衬底的表面延伸进入外延层；形成从外延层远离衬底的表面延伸进入外延层中的第一导电类型的受光区；其中，第一隔离环和第二隔离环的延伸深度大于受光区的延伸深度。

优选地，根据本申请的制作方法还包括：形成围绕受光区的第二导电类型的第一接触环，其中，第一接触环从外延层远离衬底的表面延伸进入外延层；以及形成围绕第一隔离环的第二导电类型的第二接触环，其中，第二接触环从外延层远离衬底的表面延伸进入外延层，其中，在外延层的厚度方向上第二接触环覆盖第二隔离环，且在平行于外延层表面的方向上，第二接触环的宽度大于第二隔离环的宽度。

优选地，根据本申请的制作方法还包括：在外延层上依次形成二氧化硅层、多晶硅层、铟锡氧化物层和钝化氮化硅层。

优选地，根据本申请的制作方法还包括：在多晶硅层和铟锡氧化物层之间形成绝缘层。

优选的，在根据本申请的制作方法中，第一导电类型为p型，第二导电类型为n型。

根据本申请的第三方面提供一种高速光耦，包括上文所述的光电二极管。

本发明的有益效果如下：

本发明所述技术方案提供了一种用于高速光耦上的光电二极管、制作该光电二极管的方法、以及包括光电二极管的高速光耦，使得既可以在实现引入隔离时确保不降低通讯波特率，同时提供高的共模瞬变抑制能力。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明；

图1为常规光耦器件的封装引脚图和输入输出真值表；

图2为常规高速光耦的典型电路原理图；

图3为常规光电二极管的示意性版图；

图4为沿图3中的线aa’截取的常规光电二极管的示意性剖视图；

图5为根据本申请的光电二极管的示意性版图；

图6为沿图5中的线bb’截取的根据本申请的光电二极管的示意性剖视图；以及

图7至图15为示出根据本申请的光电二极管的示例性制作方法的各个步骤的剖面图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

本领域技术人员应理解，在本申请中，“第一”、“第二”等序数词并不旨在现在元件、部件等的顺序，也就是，当表述第一元件、部件或层、第二元件、部件或层时，也可以描述为第二元件、部件或层、第一元件、部件或层。

另外，本领域技术人员应理解，在本申请中，当表述“在……上”时，表示直接或间接“在……上”，即，当表述a形成在b上时，既包括a直接形成在b上的情况也包括a与b之间形成有其他元件、部件或层的情况。

首先结合图3和图4描述现有技术的常规光电二极管的结构。图3为常规光电二极管的示意性版图；图4为沿图3中的线aa’截取的常规光电二极管的示意性剖视图。如图所示现有技术的光电二极管中包括衬底100、形成于衬底上的外延层105、形成在衬底100与外延层105之间的埋层、形成在外延层中的受光区101和围绕受光区101的接触环103，通过上述结构形成了通过将受光区101接收的光转化为电信号的光电二极管结构。此外，在外延层105上形成有二氧化硅层109和钝化氮化硅层111作为介质层以用于器件介质隔离，用于防潮、防水气等。对于现有技术的常规光电二极管，接触环103仅用于相对于外延层105形成浓度更深的离子注入区域，形成器件在该区域的接触孔，通过铝线实现与外部器件相连。对于现有技术的器件本身而言并不具备其他抗干扰能力。

下面结合图5至图6描述根据本申请的光电二极管的结构原理。图5为根据本申请的光电二极管的示意性版图；图6为沿图5中的线bb’截取的根据本申请的光电二极管的示意性剖视图。

如图5和图6所示，根据本申请实施例的光电二极管包括：第一导电类型的衬底200、从衬底200的表面延伸进入衬底200中的第二导电类型的埋层207、形成在埋层207上的第二导电类型的外延层205、从外延层205远离衬底200的表面延伸进入外延层205中的第一导电类型的受光区201，此外，还包括：围绕受光区201的第一导电类型的第一隔离环213，其中，第一隔离环213从外延层205远离衬底200的表面延伸进入外延层205，以及围绕第一隔离环213的第二导电类型的第二隔离环217，其中，第二隔离环217从外延层205远离衬底200的表面延伸进入外延层205，第一隔离环213和第二隔离环217的延伸深度大于受光区201的延伸深度，即在受光区201的周围形成了两个深结的保护环。本领域技术人员应理解，为了表述的清楚，在图5中的示意性版图中并未示出埋层207。

在根据本申请的实施例中，第一导电类型可以为p型，第二导电类型可以为n型，为了方便表述，下文中均沿用该限定进行描述。

优选地，第二隔离环217可以自外延层205的远离衬底200的表面延伸至埋层207以与埋层207连接。

通过在受光区201周围形成沿外延层205的厚度方向的深结环——p型的第一隔离环213和第二隔离环217，相当于在受光区201周围筑起了两道高墙，使得把受光区201与外围电路隔开，从而提高了器件的共模抑制能力。

进一步优选地，根据本申请的实施例的光电二极管，还可以在外延层205中形成两个接触环，n型的第一接触环203和n型的第二接触环215。第一接触环203和第二接触环215的掺杂浓度大于外延层205的掺杂浓度。其中第一接触环203可以围绕受光区201并被第一隔离环213围绕，第二接触环215可以围绕第一隔离环213。第一接触环203和第二接触环215可以从外延层205的远离衬底200的表面延伸进入外延层205，第二接触环215可以在外延层205的厚度方向上覆盖第二隔离环217且在平行于所述外延层表面的方向上，第二接触环215的宽度大于第二隔离环217的宽度。因为外延层205是掺杂浓度很低的半导体层，通过形成第一接触环203和第二接触环215，当器件需要与外部各层的电路连线接触时，可以通过在第一接触环203和第二接触环215中形成接触孔而形成连接。

此外，根据本申请的实施例的光电二极管，还在外延层205上形成多个介质层。根据本申请的实施例，如图6所示，在外延层205上，除了形成二氧化硅层和钝化氮化硅层外，还增加了多晶硅层和铟锡氧化物层。具体地，在本申请中，在所述外延层205上依次形成二氧化硅层209、多晶硅层219、铟锡氧化物层221和氮化硅层211。在本申请中，二氧化硅层209是多晶硅层219与二极管的功能区之间的介质隔离，阻止多晶硅与二极管接触，氮化硅层211是铟锡氧化物层221与外界之间的介质隔离，用于防潮、防水气等。

多晶硅层219和铟锡氧化物层221是金属性介质，且多晶硅和铟锡氧化物具有良好的导电性和透明性，增加二者形成的介质层可以增强通光性和抗干扰性，提高光电二极管的光吸收效率，还可以切断对人体有害的电子辐射、紫外线及远红外线等，消除了红外光以外的干扰，使光谱响应更集中。同时，在本申请中，多晶硅层219和铟锡氧化物层221可以与地连接，从而可以共同释放多余的电荷，大大提高了器件的共模抑制能力。

此外，本领域技术人员应理解，由于多晶硅层219和铟锡氧化物层221均为金属性介质，当形成各介质层时，可以在多晶硅层219与铟锡氧化物层221之间增加隔离，示例性地，在本申请中，还可以在多晶硅层219与铟锡氧化物层221之间设置绝缘层，用于在多晶硅层219与铟锡氧化物层221形成电隔离。具体地，可以在所述外延层205上依次形成二氧化硅层209、多晶硅层219、绝缘层223、铟锡氧化物层221和氮化硅层211，绝缘层223可以为psg(phosphorussiliconglass，磷硅玻璃)层、peteos层等，其中psg层一般可以为二氧化硅材料中掺杂磷而形成的磷硅玻璃层，peteos层一般可以为在二氧化硅材料中掺杂磷硅玻璃形成的介质层，以在二氧化硅材料中进行上述掺杂后形成的介质层进行隔离，相比二氧化硅层而言更软，即使在表面具有台阶性区域的情况，依然可以形成良好的台阶覆盖，实行平坦化工艺，从而实现更好的隔离作用。

根据本申请实施例，当受光区201周围形成第一隔离环213和第二隔离环217、且在外延层205上增加金属性的多晶硅层219和铟锡氧化物层221后形成的光电二极管，在共模峰值电压1500下测试时，共模抑制比(cmr)的典型值可以高达30kv/μs以上。该测试进一步表明，本申请实施例的光二极管达到了良好的共模抑制效果。

下面参照图7至图15描述根据本申请的光电二极管的制作方法，图7至图15为示出根据本申请的示例性制作方法的各个步骤的剖面图。

参照图7，在步骤s100中，在p型的衬底200上形成埋层207。具体地，可以通过离子注入的方式利用掩模版在待形成光电二极管的位置形成埋层207。埋层207的注入计量可以为1.3×10¹⁴ions/cm，注入浓度可以为50ohm/sq，本领域技术人员应理解，这仅是示例性地，而本申请的实施方式并不限于此，本领域技术人员可以根据具体参数合理选择注入计量及浓度。

参照图8，在步骤s200中，在埋层207上形成n型的外延层205。示例性地，衬底200掺杂有p型的杂质，电阻率可以为40ohm·cm，而外延层205掺杂有n型杂质，电阻率可以为2.0ohm·cm。本领域技术人员应理解，这仅是示例性地，并不旨在限制本申请，在实际设计中可以根据需要设置掺杂浓度，只要外延层的掺杂浓度大于衬底的掺杂浓度即可。

参照图9，在步骤s300中，在外延层205中形成p型的第一隔离环213和n型的第二隔离环217，可以通过离子注入的方式形成p型的第一隔离环213和n型的第二隔离环217从而使得第一隔离环213和第二隔离环217自外延层205的远离衬底200的表面延伸进入外延层205中。本领域技术人员应理解，第二隔离环217的形成过程为n型离子注入，第一隔离环213的形成过程为p型离子注入。优选地，可以通过注入磷离子而形成第二隔离环217，即，通过离子注入形成深磷环。本领域技术人员可以根据设计参数合理选择注入浓度和能量。示例性地，深磷的注入剂量可以为2.0×10¹⁶ions/cm、注入浓度可以为8.0ohm/sq。本领域技术人员应理解，本申请并不限于此，具体制作过程中可以根据设计需要合理选择具体的注入计量和注入浓度。

因为第一隔离环213和第二隔离环217的掺杂类型不同，因此需要通过两次分别形成第二隔离环217和第一隔离环213。每个隔离环的形成可以通过在衬底200上涂覆光刻胶、并利用掩模版对光刻胶进行光刻。本领域技术人员应理解，可以根据涂覆光刻胶的类型是正性还是负性，确定掩模版的图案和类型。利用光刻后剩余的光刻胶为阻挡进行离子注入，示例性地，当进行磷离子注入时，形成第二隔离环217，第二隔离环217制作完成后，清洗掉外延层205表面剩余的光刻胶，然后以相似的步骤利用光刻、掩模、离子注入再次形成第一隔离环213。

本领域技术人员应理解，形成第二隔离环217和第一隔离环213并不限于此顺序，即，也可以先形成第一隔离环213，再形成第二隔离环217。

本领域技术人员还应理解，第一隔离环213并不延伸至与埋层接触，而仅作为上隔离作用，当第二隔离环217延伸至与埋层接触时，第一隔离环213的注入深度小于第二隔离环217的注入深度，但是第一隔离环213的深度大于待形成的受光区201的深度。在外延层205的厚度方向上，第二隔离环217的深度可以为5.0-6.0μm。由于常规的受光区201的深度一般不高于2.0μm，因此，通过第二隔离环217和第一隔离环213可以形成良好的横向抗干扰保护。也就是，在横向上，相当于通过两个隔离环形成了金属性屏蔽罩的作用，屏蔽横向的干扰。

进一步地，参照图10，在步骤s400中，在外延层205中形成p型的受光区201。本领域技术人员可以理解地，可以类似地，通过光刻、掩模、离子注入形成自外延层205的远离衬底200的表面延伸进入外延层205的受光区201。

参照图11，在步骤s500中，形成第一接触环203和第二接触环215，接触环的离子类型为n型，注入浓度高于外延层205的注入浓度。第二接触环215形成在从垂直于衬底200的方向看时(即，在外延层205的厚度方向上)覆盖第二隔离环217，且在平行于衬底200的方向上，第二接触环215的宽度大于第二隔离环217的宽度，从而当需要在第二隔离环217的位置形成接触孔与外部电路连接时，形成良好的接触。接触孔可以通过铝线连接到电源、地获后续放大电路等其他电路或部件，使得铝与半导体之间形成良好的欧姆接触。

参照图12至图15，可以在外延层205上依次形成多个介质层，根据本申请的实施例，可以在外延层上依次形成二氧化硅层209、多晶硅层219、铟锡氧化物层221和钝化氮化硅层211(由于形成钝化氮化硅层211后的剖视图与器件的整体剖视图相同，因此步骤中省略了该步骤的剖视图)。优选地，还可以在多晶硅层219和铟锡氧化物层221之间形成绝缘层223，优选地，绝缘层223可以为peteos层或psg层。示例性地，可以利用低压化学气相淀积(cvd)工艺形成该介质层。通过在外延层205上方形成上述介质层，优选地，通过增加多晶硅层219和铟锡氧化物层221，并将这两层金属层在后续连接中接地，可以在垂直于衬底200的纵向上进一步屏蔽干扰信号。

根据本申请的实施例，还可以形成包括上述光电二极管的高速光耦器件，通过在高速光耦的光电耦合部分以本申请的光电二极管代替，实现了既可以在引入隔离时确保不降低通讯波特率，同时提供高的共模瞬变抑制能力的高速光耦，从而提高了高速光耦的共模抑制能力，使其具有更强的抗噪能力。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。