一种容量为512k×32bit的非气密三维封装SRAM存储器的制作方法

本实用新型涉及存储设备，具体涉及一种容量为512k×32bit的非气密三维封装SRAM存储器。

背景技术：

静态随机存取存储器(SRAM)是计算机中的重要部件之一，是CPU能直接寻址的存储空间，计算机中所有程序的运行都是在内存中进行的，其特点是存取速率快，因此内存的性能对计算机的影响非常大。

对于计算机尺寸要求严格的应用环境，如导弹、船舶、卫星等应用环境，内存部位所占PCB板的面积要求缩小，迫切需要一款能够按照用户实际需求容量及位宽的进行小型化，并且保存SRAM原有特点的存储器模块。

近年来，随着技术的高速发展及国家战略安全的需要，对弹载系统的国产化、小型化和综合打击性能提出了更高的需求。系统迫切需要体积小、综合抗辐照能力强的静态随机存取存储器。很多电子产品都需要使用SRAM器件，而且电子产品处理数据量越来越大，要求存储空间越来越大。各种SRAM的容量有限，要实现大容量势必要在PCB板上放置多片SRAM器件，这些器件会占用相当大的面积，引起PCB板面积的增大。

越来越多的电子产品对小型化的要求程度越来越高，PCB板的面积不仅不能扩大，还要求更小。存储器件在板子上能够占用的面积几乎不可能再扩大。系统板需要容量更大、体积更小的存储器。

技术实现要素：

本实用新型的目的在于提供一种容量为512k×32bit的非气密三维封装SRAM存储器，以克服现有技术的不足，本实用新型能够满足系统板对大容量、小体积的SRAM存储器的需求。

为达到上述目的，本实用新型采用如下技术方案：

一种容量为512k×32bit的非气密三维封装SRAM存储器，包括引线框架和四片256k×16bit的SRAM芯片，四片SRAM芯片依次堆叠设置于引线框架上，上端三层SRAM芯片下表层设有接SRAM芯片引脚的铜箔电引层，相邻两个SRAM芯片之间通过固态胶膜粘接，四片SRAM芯片四周外侧设有灌封胶层，灌封胶层外侧设有外部金属镀化层引线，上端三层SRAM芯片上的铜箔电引层与外部金属镀化层引线连通，最下端的SRAM芯片的引脚直接与外部金属镀化层引线连通，引线框架上设有外引线，外引线连通至外部金属镀化层引线。

进一步的，外部金属镀化层引线外侧设有包覆层。

进一步的，外引线通过引线框架上的插槽固定在引线框架上。

进一步的，由下至上依次堆叠的四层SRAM芯片，分别为第1层SRAM芯片、第2层SRAM芯片、第3层SRAM芯片和第4层SRAM芯片；上端三层层SRAM芯片的数据线通过外部金属镀化层引线和铜箔电引层连通至引出线，最下端一层SRAM芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线，形成模块的DQ0-DQ15数据线；四层SRAM芯片的数据线最后通过引出线汇集，通过四片SRAM芯片的数据线连通；

第1层SRAM芯片的数据线和第2层SRAM芯片的数据线连接，通过同一条外部金属镀化层引线连接至同一外引线；第3层SRAM芯片的数据线和第4层SRAM芯片的数据线连接，通过同一条外部金属镀化层引线连接至同一外引线；第1层SRAM芯片的片选线和第3层SRAM芯片的片选线连接，通过同一条外部金属镀化层引线连接至同一外引线；第2层SRAM芯片的片选线和第4层SRAM芯片的片选线连接，通过同一条外部金属镀化层引线连接至同一外引线；

四片SRAM芯片的地址线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的字节/字选择信号线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的写控制线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的电源线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的地线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的输出使能线通过外部金属镀化层引线接至同一个引出线。

进一步的，铜箔电引层采用SR16M32VS4R1-1铜箔或SR16M32VS4R1-2铜箔。

进一步的，外引线采用扁平引线-H4外引线。

进一步的，引线框架采用B-SR16M32VS4R1框架。

进一步的，灌封胶层采用环氧树脂胶；外部金属镀化层引线采用镀镍、镍或金复合层。

与现有技术相比，本实用新型具有以下有益的技术效果：

本实用新型一种容量为512k×32bit的非气密三维封装SRAM存储器，包括引线框架和四片256k×16bit的SRAM芯片，四片SRAM芯片依次堆叠设置于引线框架上，上端三层SRAM芯片下表层设有接SRAM芯片引脚的铜箔电引层，相邻两个SRAM芯片之间通过固态胶膜粘接，四片SRAM芯片四周外侧设有灌封胶层，灌封胶层外侧设有外部金属镀化层引线，上端三层SRAM芯片上的铜箔电引层与外部金属镀化层引线连通，最下端的SRAM芯片的引脚直接与外部金属镀化层引线连通，引线框架上设有外引线，外引线连通至外部金属镀化层引线，结构上利用四个芯片作为三维结构堆叠层，将芯片层作为层间互连铜箔叠放层，将芯片与铜箔在高度方向交替堆叠，形成堆叠体。堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将四层芯片、三层层间互连铜箔、一个引线框架层的引脚接线连接成一个SRAM存储器。三维立体结构的设计，实现了在与单层芯片所占面积接近的情况下实现了4倍容量和2倍位宽的扩展。显著减少存储器器件占用PCB板的平面空间，利于系统的小型化。尤其适合应用于有高密度集成、小型化需求的航空、航天领域。

附图说明

图1为本实用新型结构示意图。

图2为本实用新型电路引脚连接简图。

其中，1、SRAM芯片；2、铜箔电引层；3、引线框架；4、固态胶膜；5、灌封胶层；6、外部金属镀化层引线；7、外引线。

具体实施方式

下面结合附图对本实用新型做进一步详细描述：

如图1、图2所示，一种容量为512k×32bit的非气密三维封装SRAM存储器，包括引线框架3和四片256k×16bit的SRAM芯片1，四片SRAM芯片1依次堆叠设置于引线框架3上，上端三层SRAM芯片下表层设有接SRAM芯片引脚的铜箔电引层2，相邻两个SRAM芯片之间通过固态胶膜4粘接，四片SRAM芯片1四周外侧设有灌封胶层5，灌封胶层5外侧设有外部金属镀化层引线6，上端三层SRAM芯片1上的铜箔电引层2与外部金属镀化层引线6连通，最下端的SRAM芯片的引脚直接与外部金属镀化层引线6连通，引线框架3上设有外引线7，外引线7连通至外部金属镀化层引线6；引线框架3上设有64个引脚作为对外信号的电气连接诶和物理连接口；

外部金属镀化层引线6外侧设有包覆层；

引线框架3上的外引线7为最终模块引脚，外引线7通过引线框架3上的插槽固定，将四个SRAM芯片依次堆叠，相邻两个SRAM芯片之间通过固态胶膜4粘接，堆叠完成后的模块通过灌封胶层5填充固定，之后切割成设计大小的模块，漏出铜箔电引层2引脚，然后在灌封胶层5外侧设置外部金属镀化层，最后通过激光刻蚀工艺完成表面刻蚀金属镀化层形成外部金属镀化层引线6，实现模块线路的组装；结构截面图如图1所示；

由下至上依次堆叠的四层SRAM芯片，分别为第1层SRAM芯片、第2层SRAM芯片、第3层SRAM芯片和第4层SRAM芯片；上端三层层SRAM芯片的数据线通过外部金属镀化层引线和铜箔电引层2连通至引出线，最下端一层SRAM芯片的数据线直接通过芯片引脚与外部金属镀化层引线连通至引出线，形成模块的DQ0-DQ15数据线；四层SRAM芯片的数据线最后通过引出线汇集，通过四片SRAM芯片的数据线连通，实现容量16M的扩充；

第1层SRAM芯片的数据线和第2层SRAM芯片的数据线连接，通过同一条外部金属镀化层引线6连接至同一外引线7，为I/O1-I/O16引脚；第3层SRAM芯片的数据线和第4层SRAM芯片的数据线连接，为I/O17-I/O32引脚，通过同一条外部金属镀化层引线6连接至同一外引线7，实现32位数据显得扩充；第1层SRAM芯片的片选线和第3层SRAM芯片的片选线连接，为#CS0引脚，通过同一条外部金属镀化层引线6连接至同一外引线7；第2层SRAM芯片的片选线和第4层SRAM芯片的片选线连接，为#CS1引脚，通过同一条外部金属镀化层引线6连接至同一外引线7，实现不同芯片与数据位的选择控制；

四片SRAM芯片的地址线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的字节/字选择信号线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的写控制线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的电源线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的地线通过外部金属镀化层引线接至同一个引出线；四片SRAM芯片的输出使能线通过外部金属镀化层引线接至同一个引出线；

铜箔电引层采用SR16M32VS4R1-1铜箔或SR16M32VS4R1-2铜箔；外引线采用扁平引线-H4外引线；引线框架采用B-SR16M32VS4R1框架；灌封胶层采用环氧树脂胶；外部金属镀化层引线采用镀镍、镍或金复合层；四片SRAM芯片均采用的是容量为4Mbit,数据位宽为16位的TSOP-44封装的SRAM芯片；

外部金属镀化层引线连线将SRAM芯片外引脚、铜箔电引层引脚、引线框架上的外引脚连接在一起，完成整个模块的电气连接；引线框架上的外引脚将存储器的外引信号线引出，最终形成容量为16Mb、数据总线宽度达32位、封装为TSOP-64封装的非气密三维封装。

如图2所示，四片SRAM芯片的片选线分别为SRAM芯片U1，SRAM芯片U2，SRAM芯片U3，SRAM芯片U4，具体的引脚功能定义如表1所示：

下面结合附图对本实用新型的结构原理和使用步骤作进一步说明：

表1引脚功能定义

结构上采用三维堆叠结构，将芯片与互连铜箔在高度方向交替堆叠，形成堆叠体，堆叠体经过灌封、切割、外表面镀金、外表面金属三维立体刻线工艺将四层芯片、三层层间互连铜箔、一个引线框架层的引脚接线连接成一个SRAM存储器。三维立体结构的设计，可避免在平面上进行并置所有SRAM单片器件，在与单层芯片所占面积接近的情况下实现了容量的扩充，显著减少存储器器件占用PCB板的平面空间，利于系统的小型化，尤其适合应用于有高密度集成、小型化和高可靠需求的航空、航天领域。