低电容的沟槽型VDMOS器件的制作方法

本实用新型属于半导体芯片制造的技术领域，具体涉及到一种低电容的沟槽型vdmos器件。

背景技术：

为了减少芯片器件本身的功率损耗，我们希望器件的导通电阻能够做的越小越好，同时为了我提高功率器件的利用率，vdmos的寄生电容也需要尽可能的小，对于深沟槽vdmos器件来说，寄生电容存在于栅极附近以及耗尽层当中。在实际应用过程中，沟槽型vdmos存在栅漏间的寄生电容，这会导致比较低的响应频率，见图6为常规沟槽型vdmos器件的结构示意图。因此，减小沟槽vdmos的寄生电容是很有必要的。

目前减小沟槽型vdmos器件寄生电容的方法主要是从减小栅氧化层的电容入手，比如整体增加栅氧化层的厚度，但这会影响到vdmos器件的其他参数，比如说阈值开启电压。第二种办法就是局部增加栅氧化层的厚度，这种方法可以在一定程度上降低栅漏电容，同时也可以避免栅氧化层厚度的变化对阈值电压的影响，但是这种办法也不能从根本上上面解决问题，并且其制造工艺上面会复杂很多。

为了解决上述问题，本实用新型提供了一种低电容的沟槽型vdmos器件及其制备方法。

技术实现要素：

本实用新型的一个目的是解决至少一个上述问题或缺陷，并提供至少一个后面将说明的优点。

本实用新型还有一个目的是提供了一种低电容的沟槽型vdmos器件及其制备方法，其在源区下面通过填充多晶硅，并与源区短接，从而可以起到辅助体区耗尽，增加耗尽层宽度，从而减小器件源漏间寄生电容的目的。

为了实现根据本实用新型的这些目的和其它优点，本实用新型提供了一种低电容的沟槽型vdmos器件，包括衬底层、外延层、体区及源区，所述外延层设置在所述衬底层上表面，所述体区设置在所述外延层上部，所述源区设置在所述外延层且位于所述体区上部，其特征在于，还包括：

第一沟槽，其设置在所述外延层，所述第一沟槽穿过所述体区和源区；

第二沟槽，其设置在所述外延层，所述第二沟槽穿过所述体区，且所述第二沟槽位于所述第一沟槽之间。

栅极结构，其设置在所述第一沟槽和所述第二沟槽内。

优选的是，所述栅极结构包括：

栅氧化层，其覆盖于所述第一沟槽和所述第二沟槽的表面；

多晶硅层，其填充所述第一沟槽和所述第二沟槽内的剩余空间。

优选的是，所述多晶硅层包括第一多晶硅层和所述第二多晶硅层，所述第一多晶硅层位于所述第一沟槽内，所述第二多晶硅层位于所述第二沟槽内。

优选的是，还包括介质层、源极金属层和漏极金属层，所述介质层设置在所述外延层上表面，且覆盖所述第一沟槽内的栅极结构，所述源极金属层覆盖所述介质层和所述第二沟槽内的栅极结构接触，所述漏极金属层设置在所述衬底层下表面。

优选的是，所述第一沟槽的深度超过所述体区的深度，所述第二沟槽的深度小于所述体区的深度。

优选的是，所述源区为n+源区，所述体区为p-体区，所述外延层为n-外延层，所述衬底层为n+衬底层。

优选的是，所述多晶硅层为p型多晶硅层。

多晶硅本身是非掺杂的，我们通过pocl3(三氯氧磷)掺杂使其具有p型特性，掺杂的主要目的是对多晶硅区进行低阻化处理。

本实用新型的有益效果

1、本实用新型提供的一种低电容的沟槽型vdmos器件，其通过增加耗尽层宽度，从而达到减小器件源漏间寄生电容的目的。

2、本实用新型提供的一种低电容的沟槽型vdmos器件，其不仅具有低导通损耗的优点，而且，还使得器件的开关损耗降低。

3、本实用新型提供的一种低电容的沟槽型vdmos器件，由于在源区下面通过填充p型多晶硅，并与源极n+区短接，从而可以起到辅助体区耗尽，增加p-/n-结的耗尽层宽度。

附图说明

图1为本实用新型所述低电容的沟槽型vdmos器件的剖面结构示意图；

图2为本实用新型所述第一预备沟槽和所述第二沟槽刻蚀完成的结构示意图；

图3为本实用新型所述第一沟槽和第二沟槽刻蚀完成后的结构示意图；

图4为本实用新型所述栅氧化层生成的结构示意图；

图5为本实用新型所述多晶硅层生成的结构示意图；

图6为常规沟槽型vdmos器件的结构示意图；

图中，1-衬底层，2-外延层2，3-体区，4-源区，5-第一沟槽，6-第二沟槽，7-栅极结构，71-栅氧化层，72-第一多晶硅层，73-第二多晶硅层，8-介质层，9-源极金属层，10-漏极金属层,11-第一预备沟槽。

具体实施方式

下面结合附图对本实用新型做进一步的详细说明，以令本领域技术人员参照说明书文字能够据以实施。

应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或者多个其它元件或其组合的存在或添加。

如图1所示，本实用新型提供了一种低电容的沟槽型vdmos器件，包括衬底层1、外延层2、体区3及源区4，所述外延层2设置在所述衬底层1上表面，所述体区3设置在所述外延层2上部，所述源区4设置在所述外延层2且位于所述体区3上部，其特征在于，还包括：

第一沟槽5，其设置在所述外延层2，所述第一沟槽5穿过所述体区3和源区4；

第二沟槽6，其设置在所述外延层2，所述第二沟槽6穿过所述体区3，且所述第二沟槽6位于所述第一沟槽5之间。

栅极结构7，其设置在所述第一沟槽5和所述第二沟槽6内。

其中，所述源区为n+源区，所述体区为p-体区，所述外延层为n-外延层，所述衬底层为n+衬底层。由于器件为n沟道器件，因此本实用新型所采用的衬底层为n型衬底层1，在n型衬底层1上生长出n型外延层2。

与常规技术(如图6所示的器件)不同的是，在外延层的上表面形成二氧化硅的氧化层；刻蚀的过程张容易损伤器件表面，通过预先设置初始氧化层则可以有效保护器件；通过光刻，在所述氧化层刻蚀出沟槽窗口，且在所述氧化层掩蔽下做浅沟槽刻蚀，形成第二沟槽和第一预备沟槽，如图2所示。再对所述第一预备沟槽进行深刻蚀，形成第一沟槽，所述第二沟槽位于所述第一沟槽的之间，如图3所示。

本器件在源区下面通过增加第二沟槽，使得第二沟槽内的栅极结构，与源极n+区短接，从而可以起到辅助体区耗尽，增加耗尽层宽度，从而达到减小器件源漏间寄生电容的目的。

具体的，如图1所示，还包括介质层8、源极金属层9和漏极金属层10，所述介质层8设置在所述外延层2上表面，且覆盖所述第一沟槽5内的栅极结构7，所述源极金属层9覆盖所述介质层8和所述第二沟槽6内的栅极结构7接触，所述漏极金属层10设置在所述衬底层1下表面，

具体的，所述栅极结构7包括：

栅氧化层71，其覆盖于所述第一沟槽5和所述第二沟槽6的表面；如图4所示；

多晶硅层，其填充所述第一沟槽5和所述第二沟槽6内的剩余空间，如图5所示；

具体的，所述多晶硅层为p型多晶硅层。

具体的，所述多晶硅层包括第一多晶硅层72和所述第二多晶硅层73，所述第一多晶硅层72位于所述第一沟槽5内，所述第二多晶硅层73位于所述第二沟槽6内；

所述第一沟槽的深度超过所述体区的深度，所述第二沟槽的深度小于所述体区的深度。

具体的，所述源极的金属包含孔内填充的钨金属(导电性能好)，以及表面覆盖的铝铜金属，属于合金层。漏极金属也就是背面金属，主要成分是钛镍银。介质层是介于金属下方，硅以及多晶硅上方的氧化层区域，往往包含多个层次，比如lpteos、usg、psg、bpsg等掺杂或非掺杂磷硅玻璃，其成分主要是二氧化硅。

由于源区下面通过填充p型多晶硅，并与源极n+区短接，从而实现辅助体区耗尽，短接就是n+位置严格意义上是与埋层的第二沟槽位置是连在一起的。填充p型多晶硅的位置位于正常沟槽型mos源区的下方，相当于是在p-body体区形成了一个埋层，制作埋层的主要目的就是为了辅助p-body向着底部外延层耗尽，使得耗尽区的面积增大。通过平板电容的原理可知这样做半导体内耗尽区的电容就减小了，也就是源漏间电容减小。如果我们要保证开启电压正常，那么就需要保证沟道的有效长度不发生改变，p-body的长度增加则势必还会影响绝缘氧化层电容增加。

所述第一沟槽的深度大于所述第二沟槽的深度，所述第二沟槽作为浅沟槽的设计是为了引入埋层，让电流通过trench结构形貌的边缘将电场线延伸至trench底部，增加p-体区耗尽区的宽度，并且保证uis能力基础上，降低源漏间电容。

而常规的沟槽型vdmos器件(如图6所示)只有两个相同深度的沟槽，并不能解决降低寄生电容的问题。

在所述第一沟槽和所述第二沟槽的内表面生长一层栅氧化层，如图4所示；

在所述第一沟槽内剩余空间填充第一多晶硅层，在所述第二沟槽内剩余空间内填充第二多晶硅层，本步骤区别于常规方式，增加了第二沟槽内的多第二多晶硅层，其不与源区接触，但是与源极形成短接，来起到辅助体区耗尽，从而增加耗尽层宽度，从而达到减小器件源漏间寄生电容的目的。

其中，第一多晶硅层和第二多晶硅层为p型多晶硅层。

本实用新型还有其他供选择的实施例，这里就不再做详细说明。

尽管本实用新型的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本实用新型的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本实用新型并不限于特定的细节和这里示出与描述的图例。