1.一种制造集成电路即ic的方法，其包括：
提供具有功能电路的衬底，所述功能电路用于实现至少一个电路功能，所述功能电路具有包括在所述衬底上方的顶部金属特征件的至少一个高压隔离组件；
在所述顶部金属特征件上沉积包括至少一个抗裂电介质层的裂纹抑制电介质结构；
图案化和蚀刻至少所述顶部金属特征件；
在所述顶部金属特征件的至少顶部上沉积至少一个电介质钝化涂层即电介质po层，以及
平坦化所述电介质po层。
2.根据权利要求1所述的方法，其中在图案化和蚀刻所述顶部金属特征件之前，所述裂纹抑制电介质结构沉积在所述顶部金属特征件上。
3.根据权利要求1所述的方法，其中在图案化和蚀刻所述顶部金属特征件之后，沉积所述裂纹抑制电介质结构，使得所述裂纹抑制电介质结构也定位在所述顶部金属特征件的侧壁上。
4.根据权利要求1所述的方法，其中所述裂纹抑制电介质层包括氮化硅层即sin层或碳化硅层即sic层。
5.根据权利要求4所述的方法，其中所述sin层或所述sic层的厚度为200至800a且压缩应力为50至500兆帕即mpa。
6.根据权利要求1所述的方法，其中所述裂纹抑制电介质层包括通过等离子体增强化学气相沉积工艺沉积的氮化硅层即sin层。
7.根据权利要求6所述的方法，其中沉积所述裂纹抑制电介质结构进一步包括在沉积所述sin层之前沉积底部氧化硅层，以及在沉积所述sin层之后沉积顶部氧化硅层。
8.根据权利要求1所述的方法，其中平坦化所述电介质po层包括化学机械抛光即cmp。
9.根据权利要求1所述的方法，其中所述高压隔离组件包括高压电容器。
10.根据权利要求1所述的方法，其中所述高压隔离组件包括变压器，并且其中所述顶部金属特征件包括感应地耦合到外部定位电感线圈的顶电极。
11.根据权利要求1所述的方法，进一步包括通过所述电介质po层和通过所述裂纹抑制电介质结构蚀刻开口以达到所述顶部金属特征件。
12.一种集成电路即ic，其包括：
衬底，其具有用于实现至少一个电路功能的功能电路，所述功能电路具有包括在所述衬底上方的顶部金属特征件的至少一个高压隔离组件；
裂纹抑制电介质结构，其至少包括在所述顶部金属特征件的至少顶部上的抗裂电介质层，以及
在所述顶部金属特征件的外部上的至少一个电介质钝化涂层即电介质po层。
13.根据权利要求12所述的ic，其中所述裂纹抑制电介质结构也位于所述顶部金属特征件的侧壁上。
14.根据权利要求12所述的ic，其中所述抗裂电介质层包括氮化硅层即sin层或碳化硅层即sic层。
15.根据权利要求14所述的ic，其中所述sin层或所述sic层的厚度为200-800a且压缩应力为50至500兆帕即mpa。
16.根据权利要求12所述的ic，其中所述裂纹抑制电介质层包括在顶部氧化硅层与底部氧化硅层之间的氮化硅层即sin层。
17.根据权利要求12所述的ic，其中所述高压隔离组件包括高压电容器。
18.根据权利要求12所述的ic，其中所述高压隔离组件包括变压器，并且其中所述顶部金属特征件包括感应地耦合到外部定位电感线圈的顶电极。