减少半导体结构中有效氧化物厚度的方法与流程
本公开内容的实施方式大体上涉及电子装置处理，且更具体地涉及减小膜堆叠物的有效氧化物厚度及膜堆叠物的成分，例如含高k电介质的材料和界面层(interfaciallayer)材料。
背景技术：
金属栅/高k堆叠物正在越来越多地用于7nm技术节点及以后的金属氧化物半导体场效应晶体管(mosfet)中。然而，发明人已经发现本领域仍然存在许多挑战。尤其是，移动装置、互联网和机器学习的快速增长要求对低功耗的更高级节点(n<10nm)具有更高的晶体管技术性能。这种需求要求摩尔定律的延续，以缩小一个或多个晶体管的尺寸，同时增加芯片上的晶体管密度。由于对芯片制造技术的不断小型化的永恒需求，对于包括高k介电层的膜堆叠物来说，有效氧化物厚度(eot)的减小在finfet制造中变得越来越重要。发明人已经发现，在半导体装置的制造过程中在高k介电层退火期间用非晶硅(a-si)膜覆盖(cap)高k介电层是减小有效氧化物厚度的有效方法；然而，高于800摄氏度的退火温度有问题地导致a-si结晶和聚结(agglomerate)，从而导致膜厚度和成分的不均匀，并降低了装置的可靠性。
因此，发明人提供了用于形成具有减小的有效氧化物厚度的半导体结构的改进方法和设备，及用于减少a-si在高温聚结的方法。
技术实现要素：
本文提供了用于形成具有减小的有效氧化物厚度的半导体结构的方法和设备。在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。
在一些实施方式中，一种减小膜堆叠物的有效氧化物厚度的方法包括以下步骤：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。
在一些实施方式中，一种用于形成具有减小的有效氧化物厚度的半导体结构的方法包括以下步骤：在氮化钛(tin)层的顶上直接沉积具有顶表面的非晶硅覆盖层，其中氮化钛层直接在设置在膜堆叠物内的高k介电层的顶上，且其中高k介电层直接在设置在膜堆叠物内的界面层的顶上；在约300摄氏度至约600摄氏度的温度使非晶硅覆盖层的顶表面与肼(hydrazine)气体或肼蒸气接触约30秒至约5分钟；在约700至1000摄氏度的温度将膜堆叠物退火；及移除非晶硅覆盖层。
在一些实施方式中，本公开内容涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；及将膜堆叠物退火。
下面描述了本公开内容的其他和进一步的实施方式。
附图说明
可通过参考在附图中描述的本公开内容的说明性实施方式来理解上面简要概述并且在下面更详细地讨论的本公开内容的实施方式。然而，附图仅显示了本公开内容的典型实施方式，因此不应视为对范围的限制，因为本公开内容可允许其他等效的实施方式。
图1是根据本公开内容的一些实施方式的形成半导体装置的方法的流程图。
图2a至2e是根据本公开内容的一些实施方式的在图1的处理工序的不同阶段期间的基板的说明性截面图。
图3是适合于根据本公开内容执行方法和形成装置的装置。
图4是根据本公开内容的一些实施方式的用于形成具有减小的有效氧化物厚度的半导体结构的方法的流程图。
图5是根据本公开内容的一些实施方式的用于形成具有减小的有效氧化物厚度的半导体结构的方法的流程图。
为便于理解，在可能的情况下使用了相同的附图标记来表示这些图中共有的相同元件。这些图未按比例绘制，且为清楚起见可简化。一个实施方式的元件和特征可有益地并入其他实施方式中，而无需进一步叙述。
具体实施方式
本公开内容的实施方式提供了用于形成半导体结构的方法和减小膜堆叠物的有效氧化物厚度的方法。例如，在一些实施方式中，一种用于形成具有按比例缩放的(scaled)有效氧化物厚度的半导体结构的方法包括：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中，氮化钛层在高k介电层之上，该高k介电层设置在膜堆叠物内；使非晶硅覆盖层的顶表面与含氮气体接触；以及将膜堆叠物退火。
本公开内容的方法在高温退火期间在适合于减少或消除非晶硅的聚结的条件下，用含氮气体或蒸气处理非晶硅(a-si)。发明人已经观察到，在高温退火期间减少或消除非晶硅的聚结有利地增加了高k介电层的覆盖率和均匀性。通过在退火之前用含氮的气体或蒸气(诸如肼)处理沉积的非晶硅来防止、减少或消除退火期间的非晶硅的聚结。发明人已经观察到，根据本公开内容处理非晶硅有利地保持了非晶硅覆盖层或膜在降低膜堆叠物(包括例如高k介电层和界面层)的有效氧化物厚度方面的效力。根据本公开内容的按比例缩放的或减小的有效氧化物厚度可适合于获得期望的半导体装置或在半导体装置中使用的期望的膜堆叠物。本公开内容的实施方式可有利地使用原子层沉积(ald)工艺而形成，并且可在可经受进一步处理的装置内使用。在一些实施方式中，本公开内容的方法有利地提供了具有期望的或预定的有效氧化物厚度的膜堆叠物，这种膜堆叠物适合在7nm技术节点及以后的鳍式场效晶体管(finfet)中使用。在实施方式中，本公开内容的膜堆叠物的有效氧化物厚度是预定的。例如，本公开内容的膜堆叠物的期望的有效氧化物厚度可被设定目标为厚度在8至9埃
图1是根据本公开内容的一些实施方式的形成半导体装置的方法100的流程图。方法100关于图2a-2e中所描绘的沉积包括非晶硅的各种层的各阶段而被描述于下，且可例如在合适的处理腔室(例如图3中的处理腔室16)中执行。可用于执行本文所公开的方法的示例性处理系统可包括(但不限于)可从加州圣克拉拉市的应用材料公司商购的
方法100通常在提供给处理腔室(诸如适于执行循环沉积(cyclicaldeposition)(诸如原子层沉积)的处理腔室)的处理空间的基板200上执行。尽管在图1中未显示，但是在实施方式中，首先将待处理的基板200装载到能够执行循环沉积的处理腔室(诸如图3中所示的处理腔室16)中并定位在该腔室中，并且调整处理条件，和/或装载到适合在升高的温退火的处理腔室中并定位在该腔室内。在一些实施方式中，如图2a所示，基板200包括第一表面205和在基板200的第一表面205的顶上的界面层210。界面层210具有第一表面212。虽然以下的描述是关于在如图2a-2e所示的基本上平坦的基板200而作出，但是在一些实施方式中，基板200可包括一个或多个特征结构(诸如多个沟槽、过孔或类似特征结构)(未显示在图2a-2e中)。
基板200可以是任何合适的基板。例如，基板200可包括硅(si)、氧化硅(sio2)或类似材料的一种或多种。在实施方式中，基板200是氧化物基板。在实施方式中，基板200可包括介电层或介电基板。例如，低k材料(如，具有小于氧化硅或小于约3.9的介电常数的材料)或类似的可适合于此使用的材料。另外，基板200可包括附加的材料层，或可具有形成在基板200中或上的一个或多个完成或部分完成的结构或装置(未显示)。在实施方式中，基板200可以是例如掺杂或未掺杂的硅基板、iii-v族化合物基板、硅锗(sige)基板、外延基板(epi-substrate)、绝缘体上硅(silicon-oninsulator；soi)基板、显示基板(诸如液晶显示器(lcd)、等离子显示器、电致发光(el)灯显示器、发光二极管(led)基板)、太阳能电池阵列、太阳能板或类似物。在一些实施方式中，基板200可以是半导体晶片。在实施方式中，基板200是氧化物基板、介电基板或它们的组合。基板200不限于任何特定的尺寸或形状。基板200可以是具有200mm直径、300mm直径或其他直径(诸如450mm等)的圆形晶片。基板200也可以是任何多边形、正方形、矩形、弯曲或其他非圆形的工件，诸如在制造平板显示器中使用的多边形玻璃基板。
如图2a所示，基板200包括界面层210，该界面层210在基板200的第一表面205的顶上。在实施方式中，界面层210直接在第一表面205的顶上。在实施方式中，界面层210包括第一表面212。在实施方式中，通过本领域中任何已知的方式(诸如化学气相沉积(cvd)或原子层沉积(ald))沉积界面层210达到足以减小在高k介电层220与硅基板(诸如基板200)之间的损伤的厚度，或足以将高k介电层220与基板200分离的厚度，诸如约5埃至20埃的厚度，或约10埃或10埃的厚度。在实施方式中，界面层210包括二氧化硅(sio2)、氮氧化硅(sion)或类似材料。
现在参考图2b，显示了基板200和界面层210，在界面层210的第一表面212的顶上有高k介电层220。在实施方式中，高k介电层220直接在界面层210的第一表面212的顶上，且界面层210直接在基板200的第一表面205的顶上。在实施方式中，高k介电层220适合用于晶体管装置的膜堆叠物中。在一些实施方式中，高k介电层220可沉积在界面层210的第一表面212上。在实施方式中，可通过本领域已知的任何沉积方式沉积高k介电层220达到预定厚度以形成膜。在实施方式中，高k介电层220由具有高介电常数的材料(高k材料具有大于4.0的介电常数)制成，诸如氧化铪(iv)(hfo2)、二氧化锆(zro2)、氧化铝(al2o3)、钛酸锶钡(bst)、锆钛酸铅(leadzirconatetitanate；pzt)、硅酸锆(zrsio2)、二氧化硅铪(hfsio2)、二氧化钽(tao2)、氧化硅(sio2)、硅酸铪(hfsio)和类似材料。在实施方式中，合适的高k介电层包含通过原子层沉积以形成薄膜而生长的高k氧化物，其中高k介电层220具有约10至30埃的厚度，诸如约25埃。在一些实施方式中，高k介电层220包含具有约10埃至30埃(诸如约25埃)厚度的氧化铪(iv)(hfo2)，或由具有约10埃至30埃(诸如约25埃)厚度的氧化铪(iv)(hfo2)组成。
现在参考图2c，显示了基板200、界面层210和高k介电层220，在高k介电层220的第一表面225的顶上有氮化钛层230。在实施方式中，氮化钛层230直接在高k介电层220的第一表面225的顶上，其中高k介电层220直接在界面层210的第一表面212的顶上，而界面层210直接在基板200的第一表面205的顶上。在实施方式中，氮化钛层230适合用于晶体管装置的膜堆叠物中。在一些实施方式中，氮化钛层230可沉积在高k介电层220的第一表面225上。在实施方式中，可通过本领域已知的任何沉积方式沉积氮化钛层230达到预定的厚度以形成膜。在实施方式中，氮化钛层230由基本上纯的亚硝酸钛(tin)材料制成。在实施方式中，合适的氮化钛层230包含通过原子层沉积生长至约5至25埃(诸如10至20埃，或约15埃或15埃)的厚度的亚硝酸钛膜。在一些实施方式中，氮化钛层230包含具有约10至20埃厚度的氮化钛，或由具有约10至20埃厚度的氮化钛组成。
现在参考图2d，显示了基板200、界面层210、高k介电层220、氮化钛层230，在氮化钛层230的第一表面235的顶上有非晶硅覆盖层240。在实施方式中，非晶硅覆盖层240直接在氮化钛层230的第一表面235的顶上，氮化钛层230直接在高k介电层220的顶上，其中高k介电层220直接在界面层210的第一表面212的顶上，且界面层210直接在基板200的第一表面205的顶上。在实施方式中，非晶硅覆盖层240适用于晶体管装置的膜堆叠物的形成。在一些实施方式中，非晶硅覆盖层240可沉积在氮化钛层230的第一表面235上。在实施方式中，可通过本领域已知的任何沉积方式沉积非晶硅覆盖层240达到预定的厚度以形成膜。在实施方式中，非晶硅覆盖层240可由基本上纯的非晶硅覆盖层240材料制成。在实施方式中，合适的非晶硅覆盖层240可包含通过原子层沉积而生长到约20至50埃(诸如30至40埃或约35埃)厚度的非晶硅。在一些实施方式中，非晶硅覆盖层240包含具有约20至50埃厚度的非晶硅，或由具有约20至50埃厚度的非晶硅组成。
再次参考图1，在102处，用于形成具有减小的有效氧化物厚度的半导体结构的方法包括：在氮化钛层230的顶上沉积具有顶表面245的非晶硅覆盖层240，其中氮化钛层在设置在膜堆叠物260内的高k介电层220的顶上；使非晶硅覆盖层240的顶表面245与含氮气体接触；及将膜堆叠物260退火。在实施方式中，方法包括：在104处，使非晶硅覆盖层240的顶表面245与含氮气体或蒸气接触。
在实施方式中，使非晶硅覆盖层240的顶表面245与含氮气体或蒸气的接触的步骤是在适合于在顶表面245的顶上或在邻近顶表面245的非晶硅覆盖层240内形成氮化硅层250(以虚线显示)的条件下执行的。在实施方式中，含氮气体包含肼气体或肼蒸气，或由肼气体或肼蒸气组成。在实施方式中，以足以在非晶硅覆盖层240的顶上或非晶硅覆盖层240内形成氮化硅层的量提供肼气体或蒸气。在实施方式中，含氮气体或蒸气在约300摄氏度至约600摄氏度的温度接触非晶硅覆盖层240的顶表面245。在一些实施方式中，含氮气体或蒸气在约450摄氏度至约500摄氏度的温度接触非晶硅覆盖层240的顶表面245。在一些实施方式中，含氮气体或蒸气接触非晶硅覆盖层240的顶表面245约30秒至约5分钟。在一些实施方式中，在其中非晶硅覆盖层240具有20到50埃的厚度、氮化钛(tin)层230具有约10到20埃的厚度且高k介电层220具有约10到30埃的厚度的条件下，含氮气体或蒸气接触非晶硅覆盖层240的顶表面245。
在实施方式中，可通过在退火之前用肼气体或蒸气处理非晶硅覆盖层240来防止退火期间的非晶硅覆盖层240的聚结。在实施方式中，在在450摄氏度将非晶硅覆盖层240暴露于肼蒸气2分钟或在500摄氏度将非晶硅覆盖层240暴露于肼蒸气1分钟之后，防止了非晶硅覆盖层240的聚结。在实施方式中，在非晶硅覆盖层240暴露于含氮气体(诸如肼)之后，氮化硅(诸如sinx(其中x是整数))可形成在非晶硅覆盖层240的顶表面245上。sinx的形成可压下(pindown)剩余的非晶硅覆盖层240，并且防止退火期间非晶硅覆盖层240的聚结。为了保持非晶硅覆盖层240在高k介电层220退火期间减小有效氧化物厚度的效力，在含氮气体(诸如肼)处理之后，非晶硅覆盖层240的整体成分(bulkcomposition)保持不变，例如，其中氮穿透非晶硅覆盖层240的有限部分以在非晶硅覆盖层240的顶上或非晶硅覆盖层240内形成例如氮化硅层250(sinx层)。在一些实施方式中，氮存在于经氮气处理的非晶硅覆盖层240的顶部处。因此，非晶硅覆盖层240在减小包括高k介电层220的膜堆叠物260的有效氧化物厚度方面的效力不会受到影响。
再次参考图1，在106处，用于形成具有减小的有效氧化物厚度的半导体结构的方法包括将膜堆叠物260退火。在实施方式中，在约700到1000摄氏度的温度执行退火。例如，可将位于处理腔室16内的基板200加热到约700至1000摄氏度的温度。在本公开内容的实施方式中，非晶硅覆盖层240在退火期间不聚结且基本上覆盖第一表面235。在一些实施方式中，继退火之后，包括高k介电层的膜堆叠物的有效氧化物厚度减小约0.5至2.0埃、约0.5至1.5埃，诸如2埃或1埃。在实施方式中，包括高k介电层的膜堆叠物的有效氧化物厚度减小1埃。在实施方式中，继退火之后，高k介电层和界面层的有效氧化物厚度减小约0.5至2.0埃、约0.5至1.5埃，诸如2埃或1埃。在一些实施方式中，继退火之后，该方法进一步包含蚀刻非晶硅覆盖层。在一些实施方式(诸如包括移除或蚀刻非晶硅覆盖层的实施方式)中，继蚀刻或移除非晶硅覆盖层之后，膜堆叠物的有效氧化物厚度减小约0.5至2.0埃。
再次参考图1108处，并且参考图2e，本公开内容的方法可包括蚀刻非晶硅覆盖层240，使得膜堆叠物260包含基板200、界面层210和高k介电层220，在高k介电层220的第一表面225的顶上有氮化钛层230。在一些蚀刻实施方式中，高k介电层和界面层210的有效氧化物厚度减小了约0.5到2.0埃，诸如2埃或1埃。
参照图3，显示了根据在单个处理腔室中本公开内容的适于沉积层和退火的处理腔室16。在实施方式中，处理腔室16可被构造为以cvd模式和循环沉积模式(ald)两者操作。这种腔室的一个示例描述在2001年12月12日提交并转让给应用材料公司的名称为“用于便于顺序沉积技术的处理系统的盖组件(lidassemblyforaprocessingsystemtofacilitatesequentialdepositiontechniques)”的第6,878,206号美国专利中。仍然参照图3，加热器/升降组件46设置在处理腔室16内，加热器/升降组件46包括适于支承晶片的连接至支承轴48a的支承基座48。当盖组件20处于关闭位置时，支承基座48位于支承轴48a与盖组件20之间。支承轴48a通过形成在壳体14中的通道从支承基座48延伸离开盖组件20。波纹管50附接到壳体14的与盖组件20相对设置的部分，以防止泄漏物从支承轴48a与壳体14之间进入到处理腔室16中。加热器/升降组件46可在处理腔室16内垂直移动，使得可以控制支承基座48与盖组件20之间的距离。传感器(未显示)提供关于处理腔室16内支承基座48的位置的信息。
支承基座48包括可用于监测支承基座48的温度的嵌入式热电偶50a。例如，来自热电偶50a的信号可在反馈回路中使用，以控制通过功率源52施加给加热器元件52a的功率。加热器元件52a可以是设置在支承基座48中或与支承基座48接触用于控制支承基座48的温度的电阻式加热器元件或其他热传送装置。任选地，可使用热传送流体(未显示)来加热支承基座48。
支承基座48可由任何处理兼容的(process-compatible)材料形成，包括氮化铝和氧化铝(al2o3或氧化铝(alumina))，且还可构造成采用真空将基板200(未显示)保持在支承基座48上，亦即支承基座48可以是真空吸盘。为此，支承基座48可包括多个真空孔(未显示)，这些真空孔被设置成与真空源(诸如经由穿过支承轴48a的真空管的泵送系统)流体连通。
衬里组件设置在处理腔室16中，并包括圆筒部分54和平坦部分56。圆筒部分54和平坦部分56可由任何合适的材料形成，诸如铝、陶瓷及类似材料。圆筒部分54围绕支承基座48。圆筒部分54还包括孔60，孔60与设置在壳体14的侧壁14b的狭缝阀开口44对准，以允许基板从处理腔室16进出。
平坦部分56横向于圆筒部分54延伸，并且紧靠与盖组件20相对设置的处理腔室16的腔室底部14a设置。衬里组件在壳体14与圆筒部分54和平坦部分56两者之间界定通道58。具体地，通道58的第一部分界定在腔室底部14a与平坦部分56之间。通道58的第二部分界定在壳体14的侧壁14b与圆筒部分54之间。净化气体被引入到通道58中。
沿着处理腔室16的侧壁14b靠近盖组件20设置的是泵送通道62。泵送通道62包括多个孔，多个孔中的一个孔显示为第一孔62a。泵送通道62包括第二孔62b，第二孔62b通过导管66耦接到泵送系统18。节流阀18a耦接在泵送通道62与泵送系统18之间。泵送通道62、节流阀18a和泵送系统18控制来自处理腔室16的流量。与处理腔室16连通的孔(诸如第一孔62a)的尺寸、数量和位置被配置成实现在支承基座48和基板200(当基板200座落于支承基座48上时)上方离开盖组件20的气体的均匀流动。处理和/或其他流体的多个供应源68a、68b和68c通过一系列导管(未显示)与阀32a、32b或32c之一流体连通，导管通过壳体14、盖组件20和气体歧管34而形成。
控制器70调节系统10的各种部件的操作。控制器70包括与存储器(诸如随机存取存储器74)和硬盘驱动器76进行数据通信的处理器72，且控制器70至少与泵送系统18、功率源52以及阀32a、32b和32c通信。随机存取存储器74包括储存在随机存取存储器74上的指令，这些指令在被处理器72读取时控制系统10的操作，以在处理腔室内在本文所述的结构上执行本文所公开的方法。在一些实施方式中，存储器是非暂时性计算机可读介质。在实施方式中，可包括存储器或cpu的计算机可读介质，包括一个或多个容易获得的存储器，诸如随机存取存储器(ram)、只读存储器(rom)、软盘、硬盘或任何其他形式的数字储存器，无论是本地或远程的。在实施方式中，支持电路耦接到cpu，用于以传统方式支持处理器。这些电路包括高速缓冲存储器、电源、时钟电路、输入/输出电路和子系统，以及类似电路。
在一些实施方式中，尽管可采用任何类型的处理流体，但是处理流体的一个示例是如上所述的前驱物，以及任选地如上所述的净化流体，诸如氩(ar)气。氮气(n2)也可用作净化气体。腔室压力可在如上所述的压力范围内，或可在1-150torr或1-50torr的范围内，且将支承基座48在300摄氏度至600摄氏度的范围内加热，使得可将基板保持在设定温度，诸如基板处于350摄氏度至约470摄氏度，或400摄氏度至约450摄氏度的温度。在实施方式中，处理流体(诸如前驱物)可与载流(诸如氩(ar))一起流到处理腔室16中。然而，净化流体可能不同于载流或前驱物、含氧气体或反应性气体。
在根据本公开内容的气相沉积实施方式中，这些方法包括执行原子层沉积(ald)工艺以如上所述沉积基板、界面层、高k介电层、亚硝酸钛层、非晶硅覆盖层240。ald的一个循环可包括：使前驱物流到包括基板的处理腔室16中；净化处理腔室16(诸如通过泵送)以便移除所有处理流体；以及在泵送之后，供应反应性气体(诸如含前驱物气体)。可进行随后的净化以移除未反应的反应性气体、前驱物或其副产物。在泵送之后，供应反应性气体(诸如含硅前驱物气体)。可进行随后的净化以移除未反应的反应性气体、前驱物或其副产物。在实施方式中，重复循环的ald工序(aldsequenceofcycles)，直到形成的层具有期望的特性(诸如厚度、导电率和类似特性)为止。在实施方式中，重复循环的ald工序，直到形成的层具有期望的特性(诸如上述的期望厚度，或预定量的(例如)非晶硅)为止。在一些实施方式中，净化气体可策略性地通过通道73的下部输送，从气体歧管34和挡板上清除清洁剂。
现在参考图4，显示了形成具有减小的有效氧化物厚度的半导体结构的方法，该方法包括：在氮化钛(tin)层230的顶上直接沉积具有顶表面245的非晶硅覆盖层240，其中氮化钛层230直接在设置在膜堆叠物260内的高k介电层220的顶上，且其中高k介电层220直接在设置在膜堆叠物260内的界面层210的顶上。在实施方式中，该方法包括：在404处，使非晶硅覆盖层240的顶表面245与肼气体或肼蒸气在约300摄氏度至约600摄氏度的温度接触约30秒至约5分钟。在实施方式中，该方法包括：在406处，在约700至1000摄氏度的温度将膜堆叠物退火。在实施方式中，该方法包括：在408处，移除非晶硅覆盖层240。在实施方式中，继退火之后，膜堆叠物的有效氧化物厚度减小约0.5至2埃。在实施方式中，含氮蒸气包含在上述条件下提供的肼气或蒸气。在一些实施方式中，含氮蒸气在约300摄氏度至约600摄氏度的温度接触非晶硅覆盖层240的顶表面245约30秒至约5分钟。在一些实施方式中，在约700至1000摄氏度的温度执行退火。在一些实施方式中，非晶硅覆盖层240具有20至50埃的厚度，高k覆盖层220具有约10至30埃的厚度。在实施方式中，包含肼或由肼组成的含氮气体在约300摄氏度至约600摄氏度的温度接触非晶硅覆盖层的顶表面。在实施方式中，包含肼或由肼组成的含氮气体在约450摄氏度至约500摄氏度的温度接触非晶硅覆盖层的顶表面。在实施方式中，包含肼或由肼组成的含氮气体接触非晶硅覆盖层的顶表面约30秒至约5分钟。
现在参考图5，显示了形成具有减小的有效氧化物厚度的半导体结构的方法，该方法包括：在处理工序502处，在氮化钛(tin)层的顶上直接沉积具有顶表面的非晶硅覆盖层，其中氮化钛层直接在设置在膜堆叠物内的高k介电层的顶上，且其中高k介电层直接在设置于膜堆叠物内的界面层的顶上。在实施方式中，该方法包括：在处理工序504处，使非晶硅覆盖层的顶表面与肼气体或肼蒸气在约300摄氏度至约600摄氏度的温度接触约30秒至约5分钟。在实施方式中，该方法包括：在处理工序506处，在约700至1000摄氏度的温度将膜堆叠物退火。在一些实施方式中，该方法包括：在处理工序508处，移除非晶硅覆盖层。
本公开内容的其他实施方式包括一种用于形成具有减小的有效氧化物厚度的半导体结构的方法，该方法包括以下步骤：在氮化钛(tin)层的第一表面的顶上沉积具有第一表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的第一表面的顶上；在约300摄氏度至约600摄氏度的温度使非晶硅覆盖层的第一表面与肼气体或肼蒸气接触约30秒至约5分钟；和在约700至1000摄氏度的温度将膜堆叠物退火。可蚀刻膜堆叠物以移除非晶硅覆盖层。
本公开内容的其他实施方式涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使得用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；以及将膜堆叠物退火。
本公开内容的其他实施方式涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使得用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(tin)层的顶上沉积具有顶表面的非晶硅覆盖层，其中氮化钛层在设置在膜堆叠物内的高k介电层的顶上；使非晶硅覆盖层的顶表面与含氮气体接触；以及将膜堆叠物退火。
本公开内容的其他实施方式涉及一种非暂时性计算机可读介质，具有储存在该非暂时性计算机可读介质上的指令，当指令被执行时使得用于形成具有减小的有效氧化物厚度的半导体结构的方法发生，该方法包括以下步骤：在氮化钛(tin)层的顶上直接沉积具有顶表面的非晶硅覆盖层，其中氮化钛层直接在设置在膜堆叠物内的高k介电层的顶上，且其中高k介电层直接在设置在膜堆叠物内的界面层的顶上；在约300摄氏度至约600摄氏度的温度使非晶硅覆盖层的顶表面与肼气体或肼蒸气接触约30秒至约5分钟；在约700至1000摄氏度的温度将膜堆叠物退火；以及移除非晶硅覆盖层。
尽管前述内容涉及本公开内容的实施方式，但是在不背离本公开内容的基本范围的情况下，可设计本公开内容的其他和进一步的实施方式。
- 还没有人留言评论。精彩留言会获得点赞！