用于集成二极管场效应晶体管半导体器件的系统和方法与流程

用于集成二极管场效应晶体管半导体器件的系统和方法
1.相关申请的交叉引用
2.本技术要求于2018年12月28日提交的名称为“systems and methods for integrated diode field
‑
effect transistor semiconductor devices[用于集成二极管场效应晶体管半导体器件的系统和方法]”的临时专利申请号62/786,001的优先权和权益，该临时专利申请通过引用以其全文并入本文。


背景技术：

[0003]
本文公开的主题涉及半导体器件，并且更具体地涉及具有集成二极管的场效应晶体管(fet)半导体功率器件。
[0004]
对于fet半导体功率模块而言，将fet器件与诸如肖特基势垒二极管等二极管共同封装可以提供某些优点。例如，将fet器件与二极管封装在一起可以利于相比传统功率模块设计具有减小的正向电压降和/或更软(例如，更低)的反向恢复的fet操作。对于fet半导体功率模块而言，将二极管(诸如肖特基势垒二极管)与fet器件集成也可以提供某些优点。在这样的设计中，fet器件和二极管使用共同的传导路径。结果，与省去二极管和/或包括分立二极管的功率模块设计相比，可以提高fet器件和/或功率模块的沟道密度。


技术实现要素：

[0005]
在一个实施例中，一种碳化硅(sic)半导体器件包括限定在具有第一导电类型的第一外延(epi)层中的cb层。该cb层包括具有第二导电类型的多个cb区。该sic半导体器件进一步包括设置在该cb层上的器件epi层。该器件epi层具有该第一导电类型并且包括具有该第二导电类型的多个区。此外，该sic半导体器件包括设置在该器件epi层上的欧姆触点和设置在该器件epi层上的整流触点。该sic半导体器件的场效应晶体管(fet)包括欧姆触点，该sic半导体器件的二极管包括整流触点。该二极管和该fet集成在该sic半导体器件中。
[0006]
在另一个实施例中，一种制造碳化硅(sic)半导体器件的方法包括：在底层上形成具有第一导电类型的第一外延(epi)层。该底层由宽带隙材料形成。该方法进一步包括将具有第二导电类型的第一多个cb区注入到该第一epi层中以产生cb层，以及在该cb层上形成具有第一导电类型的器件epi层。该器件epi层包括具有该第二导电类型的多个区。此外，该方法包括在该器件epi层上形成欧姆触点。该sic半导体器件的场效应晶体管(fet)包括欧姆触点。该方法还包括在该器件epi层上形成整流触点。该sic半导体器件的二极管包括整流触点，并且该二极管和该fet集成在该sic半导体器件中。
[0007]
在另一个实施例中，一种碳化硅(sic)半导体器件包括限定在具有第一导电类型的第一外延(epi)层中的cb层。该cb层包括具有第二导电类型的多个cb区。该sic半导体器件还包括设置在该cb层上、具有该第一导电类型的器件epi层。该器件epi层包括具有该第二导电类型的多个结势垒肖特基(jbs)区。此外，该sic半导体器件包括设置在该器件epi层上的欧姆触点。该sic半导体器件的场效应晶体管(fet)包括欧姆触点。此外，该sic半导体
是指彼此直接接触的方式设置或通过在其间具有中间层而间接设置的层。因此，如本文所使用的术语“直接设置在
……
上”意味着两个层彼此直接接触而其间没有中间层。如本文所使用的术语“相邻”意味着两个层和/或两个特征(例如，注入区)被连续设置并且彼此直接接触。
[0021]
在本公开内容中，当层/区被描述为在另一层或衬底“上”时，要理解的是，层/区可以彼此直接接触或者在层和区之间具有一个(或多个)层或特征。此外，术语“在
……
上”描述层/区彼此的相对位置，并且不一定意味着“在
……
顶部”，因为在上方或下方的相对位置取决于器件相对于观察者的取向。此外，使用“顶部”、“底部”、“上方”、“下方”、“上部”和这些术语的变型是为了方便，并且除非另有说明，否则不要求部件的任何特定取向。有鉴于此，如本文所使用的，术语“直接在
……
上方”和“直接在
……
下方”描述彼此直接接触而其间没有中间层的层/区的相对位置。此外，如本文所使用的，术语“下部”、“中间”或“底部”是指相对更接近衬底层的特征(例如，外延层)，而术语“顶部”或“上部”是指距衬底层相对较远的特定特征(例如，外延层)。
[0022]
当前实施例涉及用于制造集成二极管场效应晶体管(id
‑
fet)半导体器件设计(诸如超结(sj)id
‑
fet器件和/或电荷平衡(cb)id
‑
fet器件)的设计和方法。所公开的设计和方法在制造具有集成二极管(诸如肖特基二极管、结势垒肖特基(jbs)二极管、合并pin肖特基(mps)二极管等)的fet(诸如金属氧化物半导体场效应晶体管(mosfet)、结型场效应晶体管(jfet)、金属半导体场效应晶体管(mesfet)等)时是有用的。更具体地，所公开的设计和方法在制造分别具有集成的cb二极管和/或sj二极管的cb fet和/或sj fet时是有用的。因此，所公开的设计和方法对于与诸如3.3kv至6.5kv的中等电压(例如，3kv至10kv)和/或高电压(例如，大于10kv)电力转换相关的应用以及与中等电压和/或高电压电力转换相关的应用也是有用的。尽管以下论述涉及碳化硅(sic)器件，但所公开的设计和方法可以用于任何合适的半导体材料，例如诸如硅(si)、氮化镓、金刚石、氮化铝、氮化硼。
[0023]
如下文更详细讨论的，诸如肖特基二极管等二极管可以与sj fet或cb fet并联集成，和/或fet可以与sj二极管和/或cb二极管并联集成。如本文所述，“并联”集成二极管和fet是指电气并联地集成二极管和fet，使得在fet操作和二极管操作期间使用相同的漂移区(例如，传导路径)。此外，sj半导体器件包括与器件漂移区的其余部分相比具有相反导电类型的sj柱(例如，p型柱)。因此，在一些实施例中，sj半导体器件可以包括电流扩散层，诸如设置在漂移区内的、设置在sj区上方的附加的epi层或注入层，以增强fet和二极管的传导。
[0024]
另外或替代性地，可以在cb半导体器件内集成二极管和fet以产生集成有cb的二极管场效应晶体管(cbid
‑
fet)器件。在这样的实施例中，与分立fet和分立二极管消耗的总面积相比，利用cbid
‑
fet器件实施的功率模块所消耗的面积可以减少。此外，cbid
‑
fet器件可以受益于具有低传导损耗和软恢复特性的反向传导。例如，cbid
‑
fet器件的集成二极管可以抑制fet固有的内部pn结体二极管的操作。
[0025]
有鉴于前述内容，图1展示了集成二极管(id)场效应晶体管(fet)半导体器件10a的实施例的截面视图，诸如超结(sj)集成二极管(id)场效应晶体管(fet)器件12a。在一些实施例中，sjid
‑
fet器件12a包括漂移区14，漂移区包括设置在sj区18上的器件层16。可以认识到，为了更清晰地展示sjid
‑
fet器件12的某些部件以及下文讨论的其他器件，可以省
略某些公知的设计要素(例如，顶部金属化、钝化、边缘终端等)。
[0026]
图1中所示的id
‑
fet半导体器件10的漂移区14包括具有第一导电类型的多个外延层20(例如，n型epi层20)，该多个外延层形成id
‑
fet半导体器件10的器件层16和sj区18。此外，在某些实施例中，epi层20各自具有一定的掺杂剂浓度，这些掺杂剂浓度可以相同或不同。例如，epi层20中的一者或两者可以具有约小于每立方厘米(cm
‑3)5
×
10
15
和/或约大于或等于1
×
10
14
cm
‑3的epi掺杂剂浓度。此外，尽管所图示的实施例包括四个epi层20(例如，20a、20b、20c和20z)，但id
‑
fet半导体器件10可以包括任何合适数量的epi层20(例如，3、4、5、6或更多个)，epi层包括一个或多个sj层22，以产生具有特定期望额定电压的sjid
‑
fet器件12。在一些实施例中，epi层20可以由一种或多种半导体材料形成，诸如硅或宽带隙材料(例如，碳化硅、氮化镓、金刚石、氮化铝和/或氮化硼)。可以使用外延过度生长的重复循环来制造epi层20。如图所示，第一epi层20a直接设置在具有第一导电类型的衬底层24上，第二epi层20b直接设置在第一epi层20a上，第三epi层20c直接设置在第二epi层20b上，并且器件epi层20z直接设置在第三epi层20c上。在其他实施例中，id
‑
fet半导体器件10可以包括介于第一epi层20a与器件epi层20z之间的附加的epi层20(例如，20d、20e等等)，其中，每个下部或掩埋epi层也是sj层22。
[0027]
id
‑
fet半导体器件10的场效应晶体管(fet)区域25可以包括具有第二导电类型的阱区28(例如，p型阱区28)，这些阱区与源极区30相邻地设置，该源极区在器件层16顶表面26处且与具有第一导电类型(例如，n型源极区30)。在展示的实施例中，介电层32(也称为栅极绝缘层或栅极介电层)设置成与器件层16相邻，并且栅极电极34设置成与介电层32相邻。此外，sj区18设置在衬底层24(例如，半导体衬底层、宽带隙衬底层)上，并且漏极触点36设置在id
‑
fet半导体器件10的底部38上且与衬底层24相邻。此外，源极触点40设置成与器件层16的顶表面26相邻，并且设置在器件层16的源极区30和阱区28两者的一部分上。为了清晰起见，id
‑
fet半导体器件10的源极区30(例如，n型源极区30)设置在源极触点40下方的部分在本文中可以更具体地称为id
‑
fet半导体器件10的源极接触区41。类似地，id
‑
fet半导体器件10的阱区28(例如，p型阱区28)的一部分在本文中可以更具体地称为id
‑
fet半导体器件10的体区44(例如，p+体区44)。此外，体区44设置在源极触点40下方且与之相邻(例如，被其覆盖，直接与其电连接)的部分在本文中可以更具体地称为id
‑
fet半导体器件10的体接触区46(例如，p+体接触区46)。
[0028]
在id
‑
fet半导体器件10的fet区域25的导通状态操作期间，适当的栅极电压(例如，等于或高于id
‑
fet半导体器件10的阈值电压(v
th
))导致在沟道区47中形成反型层，并且由于载流子累积而导致结型场效应晶体管(jfet)区49中的传导路径增强。如此，电流从漏极触点36(例如，漏极电极、漏极端子)流到源极触点40(例如，源极电极、源极端子)。可以指出的是，通常可以将沟道区47定义为阱区28的设置在栅极电极34和介电层32下方的上部部分。
[0029]
为了减小导通状态电阻(rds(on))和所产生的导通状态传导损耗，图1中所示的id
‑
fet半导体器件10a的实施例包括sj区18，该sj区可以包括任何合适数量的sj层22。每个sj层22包括相对于第二组sj柱48b相反地掺杂的第一组sj柱48a。换言之，第一组sj柱48a具有第一导电类型(例如，n型sj柱48)，而第二组sj柱48b具有第二导电类型(例如，p型sj柱48)。在一些实施例中，第一组sj柱48a可以掺杂有氮、磷或另一种合适的n型掺杂剂，而第二
组sj柱48b掺杂有硼、铝或另一种合适的p型掺杂剂，或反之亦然。
[0030]
此外，sj区18中的第一组sj柱48a和第二组sj柱48b中的掺杂剂浓度大致相同(例如，
±
3％、
±
2％、
±
1％)。例如，在一些实施例中，第一组sj柱48a中的每一个和第二组sj柱48b中的每一个可以具有大于5
×
10
15
cm
‑3和/或小于1
×
10
17
cm
‑3的掺杂剂浓度。在一些实施例中，第一组sj柱48a和第二组sj柱48b各自通常被设计成基本上耗尽并且通常在反向偏压下从电离的掺杂剂提供相似量(例如，基本上相等量)的有效电荷(例如，每cm2，归一化到器件有源区域)。因此，所展示的超结结构允许id
‑
fet半导体器件10实现高的阻断电压和/或击穿电压，因为p型半导体部分和n型半导体部分在标称阻断条件下都基本上耗尽。可以认识到，在其他实施例中，根据本公开内容，器件层16可以包括其他注入特征(例如，其他器件结构/类型特有的特征)。
[0031]
对于具有低掺杂剂扩散系数的某些半导体材料而言，制造延伸穿过一个或多个epi层20厚度的连续且竖直的sj柱48可能有难度。例如，对于epi层20由sic(与硅(si)相比，sic具有更低的掺杂剂扩散系数)制造而成的实施例而言，制造这样的sj柱48可能有难度。例如，为了形成至少在一些情况下延伸穿过一个或多个epi层20的整个厚度的sj柱48，如完整sj器件中呈现的那样，可以执行多次(例如，超过10次)薄外延生长/浅离子注入步骤。此外，可以使用低能量注入(例如，注入加速能量小于0.5兆电子伏(mev))和高能量注入(例如，注入加速能量大于0.5mev)的组合来对sj柱48进行注入。例如，可以使用大于0.1mev和/或小于50mev的注入加速能量。例如，在一些实施例中，可以采用介于0.1mev至30mev之间的注入加速能量。因此，最常用的sic掺杂剂(例如，硼、氮、磷、铝)的投射范围(例如，渗透深度)大致在5微米(μm)至15μm之间，这至少适合于通过厚度介于10μm至12μm之间的epi层20对sj柱48进行注入。此外，在一些实施例中，如下文更详细描述的，可以在对sj柱48的注入期间采用合适的高能量掩蔽材料(例如，绝缘体上硅(soi)、多晶硅、厚氧化硅、高z金属(诸如铂、钼、金))。
[0032]
此外，在一些实施例中，id
‑
fet半导体器件10包括设置在器件epi层20z上方并与之相邻的肖特基触点54(例如，整流触点和/或肖特基势垒)。肖特基触点54在器件epi层20z与肖特基触点54的交界处与器件epi层20z形成肖特基势垒，如下文更详细描述的。此外，漏极触点36还可以充当二极管的阴极端子。因此，如图所示，id
‑
fet半导体器件10包括与fet一起集成在id
‑
fet半导体器件10中的二极管(例如，肖特基势垒二极管)。更具体地，在上述id
‑
fet半导体器件10的fet区域25的导通状态操作期间(例如，在栅极电压等于或高于id
‑
fet半导体器件10的阈值电压(v
th
)时)，id
‑
fet半导体器件10可以展现出fet的操作特性。这样一来，电流在sj区18的具有第一导电类型的部分(例如，第一组sj柱48a)内从漏极触点36流到源极触点40。此外，在某些操作条件(例如，二极管操作条件)下，id
‑
fet半导体器件10可以展现出二极管的操作特性。例如，当向id
‑
fet半导体器件10供应反向偏压时，电流可以从肖特基触点54流到漏极触点36。此外，在其他操作条件下，诸如当向栅极电极34施加大于阈值电压(v
th
)的电压并且向漏极触点36施加导通电压时，id
‑
fet半导体器件10的fet区域25和二极管区域55都可以导通。然而，在这样的情况下，与常规fet传导相比，电流可以沿相反方向流过id
‑
fet半导体器件10的fet区域25。
[0033]
尽管本文中将id
‑
fet半导体器件10中集成的二极管描述为肖特基二极管(例如，肖特基势垒二极管)，但id
‑
fet半导体器件10可以另外或替代性地集成有其他二极管，诸如
结型势垒肖特基(jbs)二极管和/或合并pin肖特基(mps)二极管，以及可能对与中等电压(例如，3kv至10kv)和高电压(例如，大于10kv)电力转换相关的应用有用的其他二极管。即，本文描述的实施例旨在是说明性的而非限制性的。
[0034]
为了帮助说明，图2中示出了jbs二极管56的实施例。如图所示，jbs二极管56包括肖特基触点54，该肖特基触点形成在注入epi层20(例如，器件epi层20z)中的一组jbs区58上并且电耦接到该组jbs区。在一些实施例中，该注入的一组jbs区58相对于epi层20是相反掺杂的。换言之，对于具有n型epi层20的id
‑
fet半导体器件10而言，jbs区58是p型的，而对于具有p型epi层20的id
‑
fet半导体器件10而言，jbs区58是n型的。因此，注入的jbs区58可以阻挡电流流动，这可以实现与仅具有肖特基触点54(例如，肖特基势垒二极管)的id
‑
fet半导体器件10相比具有更低泄漏电流的id
‑
fet半导体器件10。
[0035]
转回到图1，在一些碳化硅(sic)fet设计中，希望增加沟道密度以利于低导通电阻。因此，这些设计可以包括小的(例如，5微米(μm)到10μm)fet单元(例如，宽度)，这可以涵盖阱区28和jfet区域49的宽度。然而，在一些实施例中，fet单元宽度可以大致等于第一组sj柱48a的宽度62a和第二组sj柱48b的宽度62b之和，并且将第一组sj柱48a和/或第二组sj柱48b制造成具有小于5μm的宽度62(例如，分别为62a和62b)可能有难度。
[0036]
此外，在所展示的id
‑
fet半导体器件10a中，如上所述，fet区域25和二极管区域55是集成的。因此，id
‑
fet半导体器件10的fet区域25和二极管区域55在其相应操作期间共享电流流动路径。例如，第一箭头64展示了在fet操作期间id
‑
fet半导体器件的fet区域25的电流流动路径，而第二箭头66展示了在二极管操作期间id
‑
fet半导体器件的二极管区域55的电流流动路径。
[0037]
在一些实施例中，为了改善id
‑
fet半导体器件10的布局效率(例如，面积利用率等)和/或性能，id
‑
fet半导体器件10b的第二实施例可以包括电流扩散层80，如图3所示。在一些实施例中，电流扩散层80可以形成为介于器件epi层20z与底层的epi层20c之间的epi层20d。此外，可以将具有第二导电类型(例如，p型连接区)的一组连接区84(例如，总线区和/或“插接结构”)间歇地注入到电流扩散层80中，以将第二组sj柱48b的至少子集和/或一部分电耦接到具有相同导电类型的器件特征，诸如阱区28。利用电流扩散层80，sjid
‑
fet器件12b的fet区域25和二极管区域55可以共享传导路径(例如，电流流动路径)，因为电流可以经过电流扩散层80流入先前被第二组sj柱48b的一个或多个sj柱阻断的第一组sj柱48a的一个或多个sj柱中，如图1所示。因此，id
‑
fet半导体器件10b可以受益于增加的沟道密度。然而，在一些实施例中，id
‑
fet半导体器件10b的制造可能是复杂的和/或消耗资源(例如，在时间、材料等方面)的，因为形成电流扩散层80可能涉及一个或多个额外的epi生长步骤和/或注入连接区84可能使用除注入sj柱48所涉及的步骤之外的一个或多个注入步骤。
[0038]
现在转向图4，展示了id
‑
fet半导体器件10c的第三实施例，即cb集成的二极管场效应晶体管(cbid
‑
fet)器件100。尽管cbid
‑
fet器件100的所示实施例展现了与金属氧化物半导体场效应晶体管(mosfet)集成的二极管，但应当理解，二极管可以与任何合适的fet器件集成，诸如结型场效应晶体管(jfet)、金属半导体场效应晶体管(mesfet)和/或对于与中等电压(例如，3kv至10kv)(诸如3.3kv至6.5kv)和/或高电压(例如，大于10kv)电力转换相关的应用有用的fet。
[0039]
所展示的cbid
‑
fet器件100包括上文参考图1展示和讨论的几个器件特征(例如，
epi层20、栅极电极34、源极触点40、漏极触点36、肖特基触点54、阱区28、源极区30等)。此外，所展示的cbid
‑
fet器件100的漂移区14包括分别注入到epi层20a、20b和20c中的cb层102(例如，102a、102b、102c)，每个cb层各自包括多个注入cb区104。此外，cbid
‑
fet器件100包括电耦接到cb区104的至少一部分的电荷平衡(cb)总线105。在cb层102内，cb区104相对于epi层20的其余部分108是相反掺杂的。换言之，对于具有n型cb层102(例如，n型sic外延层20)的cbid
‑
fet器件100而言，cb区104是p型的，而对于具有p型epi层20的cbid
‑
fet器件100而言，cb区104是n型的。此外，在某些实施例中，cb层102a的一组cb区104a中的掺杂剂浓度可以与cb层102b的一组cb区104b中的掺杂剂浓度相同或不同，和/或可以与cb层102c的一组cb区104c中的掺杂剂浓度相同或不同。此外，epi层20a、20b和20c的cb区104和其余部分108各自通常被设计成基本上耗尽并且通常在反向偏压下从电离的掺杂剂提供相似量(例如，基本上相等量)的有效电荷(例如，每cm2，归一化到器件有源区域)。所展示的电荷平衡结构允许cbid
‑
fet器件100实现高的击穿电压和低的导通状态电阻，因为p型半导体部分和n型半导体部分在标称阻断条件下都基本上耗尽。
[0040]
在一些实施例中，所公开的cb区104和cb层102可以具有一个或多个属性(例如，掺杂、宽度、深度、间距等)，如在2015年6月26日提交的标题为“active area designs for silicon carbide super
‑
junction power devices[碳化硅超结功率器件的有源区域设计]”的美国专利号9,735,237中针对浮空电荷平衡区所描述的，该美国专利的公开内容出于所有目的通过引用以其全文并入本文。例如，在一些实施例中，epi层20a和20z的每一个的厚度106a和106z介于5μm至20μm之间，诸如介于10μm至12μm之间。此外，cb区104的厚度118在0.5μm到1.0μm的范围内。对于这样的实施例而言，cb区104的掺杂剂浓度可以介于每立方厘米(cm
‑3)2
×
10
16
至1
×
10
18
cm
‑3之间。更具体地，在一些实施例中，因为可以将cb区104注入为具有可变的掺杂剂浓度分布，所以可以将cb区104描述为具有大致每平方厘米(cm
‑2)2
×
10
13
(例如，+/
‑
20％和/或+/
‑
50％)的整体电荷(例如，剂量)。可以部分地基于cb区104被注入的深度和/或用于注入cb区104的注入加速能量来确定和/或调节整体电荷。在这样的实施例中，epi层20可以被掺杂到大于或等于5
×
10
15
cm
‑3的掺杂浓度，这样可以产生具有特定导通电阻(例如，小于7毫欧每平方厘米(mohm/cm2))和特定击穿电压(例如，大于3kv，大于4.5kv)的器件。在一些实施例中，一组cb区104的掺杂浓度除以cb区104的厚度118可以大于或等于5
×
10
12
cm
‑2并且小于或等于大约1
×
10
14
cm
‑2。因此，在这样的实施例中，一组cb区104可以具有介于5
×
10
16
cm
‑3至2
×
10
18
cm
‑3之间的掺杂浓度。此外，在一些实施例中，例如，cbid
‑
fet器件100可以包括更少或附加的cb层102(例如，一个cb层102、两个cb层102、四个cb层102等)以实现期望的额定电压。此外，通过制造具有cb层102的id
‑
fet半导体器件10c，与独立(例如，分立)二极管器件和独立fet器件的实施方式相比，可以减小id
‑
fet半导体器件10c消耗的面积并提供相似性能(例如，传导损耗、阻断电压)。
[0041]
为了帮助展示id
‑
fet半导体器件10c中的fet区域25和二极管区域55的集成，图5展示了单元节距大于或等于5μm且小于或等于10μm的id
‑
fet半导体器件10c的示例实施例的截面视图。可以认识到，图5中所展示的截面视图的宽度138表示id
‑
fet半导体器件10c的单元节距的一半。此外，图5包括电流线140，电流线指示当id
‑
fet半导体器件10c在fet传导期间工作时电流的传导路径。可以指出的是，电流被表示为当电流线140彼此接近时更高(例如，更大)，而当电流线140之间间距更大时更低。
[0042]
图6也展示了单元节距大于或等于5μm且小于或等于10μm的id
‑
fet半导体器件10c的截面视图。如上所述，可以认识到，图6中所展示的截面视图的宽度138表示id
‑
fet半导体器件10c的单元节距的一半。此外，图6包括电流线160，电流线指示当id
‑
fet半导体器件10c的二极管导通时电流的传导路径。可以指出的是，电流被表示为当电流线160彼此接近时更高(例如，更大)，而当电流线160之间间距更大时更低。
[0043]
现在参考图5和图6，当前认识到，对于fet导通和二极管导通而言，电流(例如，电流线140和电流线160)在漂移区14的整个相同部分中分布。更具体地，图5和图6展示，id
‑
fet半导体器件10c的fet区域25和二极管区域55共享共同的传导路径。即，例如，fet区域25和二极管区域55一起集成在id
‑
fet半导体器件10c中。尽管id
‑
fet半导体器件10c的fet区域25和二极管区域55共享传导路径，但对于一些器件操作条件而言，与二极管导通相比，在fet导通期间，电流沿相反方向流动。
[0044]
现在转向图7，曲线图200绘制了额定4.5千伏(kv)的分立碳化硅(sic)结势垒肖特基(jbs)二极管器件、4.5kv的分立电荷平衡(cb)二极管器件和图4的cbid
‑
fet器件100的4.5kev实施例的电流
‑
电压(i
‑
v)特性的示例，上述每种器件都在150摄氏度(℃)的结温度(t
j
)(例如，晶体管结温度)下工作。曲线图200包括针对电流密度(j)(以每平方厘米安培(a/cm2)为单位)随阴极电压(v
c
)(以伏(v)为单位)的变化而绘制的对应于分立jbs二极管器件的第一曲线202、对应于分立cb二极管器件的第二曲线204和对应于cbid
‑
fet器件100的第三曲线中的每一条曲线。曲线图200进一步包括相对于电流密度轴线和阴极电压轴线绘制250w/cm2的实际功率极限的功率曲线208。此外，曲线图200包括线210，该线表示sic p
‑
n结(例如，sic mosfet器件的内部和/或固有体二极管)的内建电势(例如，2.4v)。
[0045]
如第一曲线202所示，为了维持正向电压降低于内部体二极管的导通电压(例如，内建电势)(例如，以抑制内部体二极管的双极性导通)，分立式常规的平面jbs二极管器件可以在小于或等于27a/cm2的电流密度下工作。同时，第二曲线204展现出，分立cb二极管器件在小于或等于88a/cm2的电流密度(例如，超过分立jbs二极管器件的工作电流密度的3倍)下工作，同时抑制内部体二极管的双极导通模式。此外，第三曲线206展示，cbid
‑
fet器件100抑制内部体二极管的双极导通模式，同时在与cb二极管器件大致相同的电流密度范围内(例如，最高达88a/cm2)工作。即，图7中表示的cbid
‑
fet器件100在cbid
‑
fet器件100的标称工作范围内抑制了体二极管的导通。
[0046]
此外，可以认识到，第一曲线202、第二曲线204和第三曲线206中的每一条曲线的斜率代表对应于该曲线的相应器件的特定导通电阻。因此，如上文所讨论且如第一曲线202和第二曲线204所示，通过在半导体器件(例如，二极管)中包括cb层102，减小了器件的特定导通电阻。即，例如，分立cb二极管器件(对应于第二曲线204)的特定导通电阻小于分立jbs二极管器件(对应于第一曲线202)的特定导通电阻。然而，如曲线图200进一步所示，将fet集成到分立cb二极管器件中(例如，以产生cbid
‑
fet器件100)可以引起特定导通电阻的增大。因此，第三曲线206的斜率小于第二曲线204的斜率。然而，在一些实施例中，分立cb二极管与cbid
‑
fet器件100之间的特定导通电阻之差可能相对较小(例如，大约3％)，如所展示的实施例中所示。
[0047]
现在转向图8，曲线图250绘制了在150摄氏度(℃)结温度(t
j
)(例如，晶体管结温度)下工作的4.5千伏(kv)的分立电荷平衡(cb)金属氧化物半导体场效应晶体管(mosfet)
器件和图4中所示的cbid
‑
fet器件100(诸如cbid
‑
mosfet器件)的4.5kv实施例的电流
‑
电压(i
‑
v)特性的示例。曲线图250包括针对电流密度(j)(以每平方厘米安培(a/cm2)为单位)随漏极触点36与源极触点40之间的电压差(v
ds
)(以伏(v)为单位)的变化而绘制的对应于分立cb mosfet器件的第一曲线252和对应于cbid
‑
fet器件100的第二曲线254中的每一条曲线。曲线图250进一步包括相对于电流密度轴线和v
ds
轴线绘制250w/cm2的实际功率极限的功率曲线258。
[0048]
如参考图7所讨论的，可以认识到，第一曲线252和第二曲线254中的每一条曲线的斜率代表对应于该曲线的相应器件的特定导通电阻。因此，可以看出，将二极管集成到分立cb mosfet器件中(例如，以产生cbid
‑
fet器件100)可以引起特定导通电阻的增大。即，例如，第二曲线254的斜率比第一曲线252的斜率小(例如，约25％)。在一些实施例中，特定导通电阻的增大可能是由于与用于容纳集成二极管的cb mosfet器件相比cbid
‑
fet器件100的单元节距(例如，宽度)的增大。结果，cbid
‑
fet器件100的最大电流密度低于分立cb mosfet器件的最大电流密度。例如，如图所示，第一曲线252与功率曲线258相交在大约123a/cm2的电流密度，而第二曲线254与功率曲线258相交在大约110a/cm2的电流密度(例如，比第一曲线252的最大电流密度小大约10％)。
[0049]
因此，现在参考图7和图8，可以认识到，cbid
‑
fet器件100与其分立器件对应物(例如，分立cb二极管器件和/或分立cbid
‑
fet器件)相比，可能包括某些性能差异。例如，如上所述，cbid
‑
fet器件100的特定导通电阻可以大于分立cb二极管器件和/或分立cbid
‑
fet器件中的每一者的相应特定导通电阻。此外，cbid
‑
fet器件100的最大工作电流密度可以低于分立cb二极管器件和/或分立cb
‑
fet器件中的每一者的相应最大工作电流密度。此外，cbid
‑
fet器件的单元节距(例如，宽度)可以大于分立cb二极管和/或分立cb
‑
fet器件的相应宽度。
[0050]
然而，cbid
‑
fet器件100可以被实施为有源区域小于分立cb mosfet器件和分立cb二极管器件所消耗的总有源区域的一半有源区域。因此，因为cbid
‑
fet器件100可以以与分立二极管和分立cb mosfet器件类似的特性工作，所以将二极管和fet集成到cbid
‑
fet器件100中可以无需在高功率模块(例如，高功率fet器件)中使用独立二极管管芯。这样一来，与分立器件设计(例如，分立cb
‑
mosfet器件和分立二极管器件)相比，cbid
‑
fet器件100可以从减小面积和提高对内部体二极管导通的抑制中受益。
[0051]
此外，在一些实施例中，可以选择cbid
‑
fet器件100的fet区域25(可以对应于栅极电极34和/或源极触点40所占用的区域)与二极管区域55(可以对应于肖特基触点54所占用的区域)之比(例如，选为1:1的比值，选为介于1:4的比值与4:1的比值之间等等)，以调节cbid
‑
fet器件100的某些性能特性。例如，针对cbid
‑
fet器件100的实施例在图7和图8中绘制的特性可以对应于fet区域25与二极管区域55之比为1:1的第一cbid
‑
fet器件100。然而，与包括相等的fet区域和二极管区域的第一cbid
‑
fet器件100相比，fet区域25大于二极管区域55的第二cbid
‑
fet器件100可能表现得更类似于分立cb
‑
mosfet器件。因此，相对于第一cbid
‑
fet器件100，可以减小第二cbid
‑
fet器件100和分立cb
‑
mosfet器件的最大电流密度之间的差异，可以减小第二cbid
‑
fet器件100和分立cb
‑
mosfet器件的特定导通电阻之间的差异等等。此外，相对于第一cbid
‑
fet器件100，可以增大第二cbid
‑
fet器件100和分立cb二极管器件的最大电流密度之间的差异，可以增大第二cbid
‑
fet器件100和分立cb二极管
器件的特定导通电阻之间的差异等等。
[0052]
此外，与第一cbid
‑
fet器件100相比，fet区域25与二极管区域55之比更低的第三cbid
‑
fet器件100可能表现得更类似于分立cb二极管器件。因此，相对于第一cbid
‑
fet器件，可以增大第三cbid
‑
fet器件100和分立cb
‑
mosfet器件的最大电流密度之间的差异，可以增大第三cbid
‑
fet器件100和分立cb
‑
mosfet器件的特定导通电阻之间的差异，可以减小第三cbid
‑
fet器件100和分立cb二极管器件的最大电流密度之间的差异，可以减小第三cbid
‑
fet器件100和分立cb二极管器件的特定导通电阻之间的差异等等。相应地，本文描述的实施例旨在是说明性的而非限制性的。
[0053]
图9是根据本文描述的实施例的用于制造cbid
‑
fet器件100的实施例的工艺300的流程图。尽管按照代表特定实施例的特定顺序描述了工艺300的以下内容，但应当指出，可以按照任何合适顺序执行工艺300。此外，可以重复或完全跳过某些步骤，并且在其他实施例中可以在工艺300中包括另外的步骤。参考图4中所示的cbid
‑
fet器件100的实施例描述了工艺300的以下内容。
[0054]
所展示的工艺300开始于在底层上形成(框302)epi层20。在一些实施例中，底层可以包括半导体衬底层24。如上所述，衬底层24可以由硅、碳化硅(sic)、氮化镓、金刚石、氮化铝和/或氮化硼制成。替代性地，可以在另一epi层20和/或cb层102上形成epi层，如下文更详细描述的。
[0055]
为了在底层上形成第一epi层20a，可以使用化学气相沉积(cvd)来生长epi层20a。然而，在一些实施例中，可以使用任何合适的技术在底层上生长epi层20a。epi层20a可以由一种或多种宽带隙半导体材料形成，诸如碳化硅、氮化镓、金刚石、氮化铝和/或氮化硼。此外，如以上所讨论的，epi层20a可以具有第一导电类型(例如，n型)和相对于cbid
‑
fet器件100的其他区(例如，cb区104、阱区28、源极区30等)的低掺杂剂浓度(例如，epi掺杂)。
[0056]
在底层上形成epi层20之后，所展示的工艺300可以继续将具有第二导电类型的一组cb区104注入(框304)到epi层20a中以形成cb层102a。如上所述，该组cb区104中的每一个可以具有小于或等于1
×
10
18
cm
‑3和/或大于或等于2
×
10
16
cm
‑3的掺杂浓度。更具体地，在一些实施例中，因为可以将该组cb区104中的每一个注入为具有可变的掺杂剂浓度分布，所以可以将cb区104描述为具有大致2
×
10
13
cm
‑2(例如，+/
‑
20％和/或+/
‑
50％)的整体电荷(例如，剂量)。可以部分地基于该组cb区104被注入的深度和/或用于注入该组cb区104的注入加速能量来确定和/或调节整体电荷。此外，可以根据任何合适的手段(例如，高能量注入、低能量注入)来注入该组cb区104。例如，在一些实施例中，在注入该组cb区104之前，可以在epi层20a的至少一部分上形成掩模。掩模可以由氧化硅、氮化硅、多晶硅、硅、金属层、有机抗蚀剂层或其合适的组合形成。此外，可以使用任何合适的手段来形成掩模。即，例如，掩模可以沉积、生长和/或直接涂覆到epi层20a的该部分上。此外，一旦已经在epi层20a的表面上沉积掩模材料，就可以通过对掩模材料进行图案化(例如，光刻图案化)以暴露或露出epi层20a的一部分来形成掩模。然后可以通过epi层20a的暴露部分选择性地注入该组cb区104，然后可以去除掩模。
[0057]
在一些实施例中，可以利用标准低能量注入技术来注入该组cb区104。例如，可以将该组cb区104注入到小于或等于1μm的深度。因此，可以使用小于500kev的注入能量来注入每个cb区104。然而，在一些实施例中，可以根据合适的高能量离子注入技术来注入该组
cb区104。因此，可以使用大于500kev和/或小于50mev的注入能量来注入每个cb区104。因此，上述掩模可以是与高能量离子注入结合使用的高能量注入掩模(例如，绝缘体上硅(soi)、多晶硅、厚氧化硅、高z金属(诸如铂、钼、金))。
[0058]
在将cb层102a注入到epi层20a中之后，为了构造具有附加cb层102(例如，102b、102c)的cbid
‑
fet器件100(决策框306)，可以将所展示的工艺300的第一部分(例如，框302和框304)重复任何合适的次数。例如，图4的cbid
‑
fet器件100的所展示实施例包括三个cb层102(例如，102a、102b、102c)。因此，在这样的实施例中，可以在注入的cb层102a上形成额外的epi层20b(框302)，并且可以将另外cb层102b注入(框304)到额外的epi层20b中。
[0059]
在形成每个cb层102之后，工艺300的所展示实施例继续在顶部cb层102c(例如，最近注入的cb层102c)上形成(框308)器件epi层20z。如上文参考框302所述，可以根据任何合适的技术(例如，cvd)形成器件epi层20z。器件epi层20z可以由一种或多种宽带隙半导体材料形成，诸如碳化硅、氮化镓、金刚石、氮化铝和/或氮化硼。此外，如以上所讨论的，器件epi层20z可以具有第一导电类型和相对于cbid
‑
fet器件100的其他区(例如，cb区104、阱区28、源极区30等)的一定的低掺杂剂浓度。在一些实施例中，器件epi层20z可以具有与之前(例如，在框302处)形成的一个或多个epi层20(例如，20a、20b和/或20c)相同的掺杂剂浓度。此外，在一些实施例中，可以执行其他加工和/或注入步骤以在器件epi层20z中形成其他特征(例如，阱区28、源极区30等)，以产生器件层16。
[0060]
随后，所展示的工艺300继续在器件层16上形成(框310)一组欧姆触点(例如，电极)和一组整流触点。该组欧姆触点可以包括源极触点40和漏极触点36。因此，形成该组欧姆触点可以限定cbid
‑
fet器件100的fet区域25的至少一部分。此外，该组整流触点可以包括肖特基触点54。这样一来，形成该组整流触点可以限定cbid
‑
fet器件100的二极管区域55的至少一部分。
[0061]
在一些实施例中，该组整流触点可以由镍(ni)、钨(w)、钛(ti)或其组合制成。另外或替代性地，该组整流触点可以由与该组欧姆触点相同的材料(例如，金属和/或多晶硅)形成。然而，在这样的实施例中，该组整流触点可能经历与该组欧姆触点不同的加工步骤。例如，可以使用特定金属来形成该组欧姆触点和该组整流触点中的每一者。更具体地，为了形成该组欧姆触点，在器件层16上沉积和/或形成金属之后，金属可以经历清洁和/或处理(例如，热退火)。同时，可以独立地(例如，在独立的加工步骤中)沉积金属，和/或可以改变或省去清洁和/或处理以形成该组整流触点。此外，如以上所讨论的，该组整流触点可以用于形成结势垒肖特基(jbs)二极管、合并pin肖特基(mps)二极管和/或可能对与中等电压(例如，3kv至10kv)和高电压(例如，大于10kv)电力转换相关的应用有用的其他二极管。因此，在一些实施例中，形成该组整流触点可以涉及在注入于器件epi层20z中的一组jbs区58中的一个或多个jbs区的上方并与其电接触地形成该组整流触点。
[0062]
本发明的技术效果包括制造id
‑
fet器件(诸如cbid
‑
fet器件)的设计和方法，其中在高功率模块(例如，高功率fet器件)中可以不使用独立二极管芯片。具体地，所公开的cbid
‑
fet器件包括与fet(诸如mosfet)集成的二极管(诸如肖特基二极管)。因此，与设计有cbid
‑
fet器件的分立器件对应物(例如，分立cb二极管器件、分立cbid
‑
fet器件)的功率模块相比，cbid
‑
fet从减小面积和提高对fet固有的内部体二极管导通的抑制中受益。此外，制造id
‑
fet器件的设计和方法提供了灵活性和可定制性，因为可以调节专用于fet和/或集
成二极管的器件区域之比，以便调节id
‑
fet器件的某些性能特性。
[0063]
所写的本说明书使用了示例来公开本发明，包括最佳模式，还使本领域的任何技术人员都能够实践本发明，包括制造和使用任何器件或系统以及执行任何结合的方法。本发明的可取得专利范围由权利要求界定，并且可以包括本领域的技术人员想到的其他示例。如果这样的其他示例具有与权利要求的字面语言没有不同的结构要素，或者如果它们包括与权利要求的字面语言没有实质性差异的等效结构要素，则它们旨在落入权利要求的范围内。
[0064]
本文呈现和要求保护的技术被引用并应用于具有实际性质的物质物体和具体实例，这些物质物体和具体实例显然改进了本技术领域，因此不是抽象的、无形的或纯理论的。进一步，如果附在本说明书末尾的任何权利要求包含被指定为“用于执行[功能]的装置
……”
或“用于执行[功能]的步骤
……”
的一个或多个要素，则意指这样要素将根据35 u.s.c.112(f)进行解释。然而，对于任何包含以任何其他方式指定的要素的权利要求，都不应根据35 u.s.c.112(f)解释这样的要素。