具有SCHOTTKY接触的碳化硅器件的制作方法

本公开涉及碳化硅器件，特别地，涉及具有晶体管单元和schottky接触的碳化硅器件。

背景技术：

功率半导体器件通常被用作用于变换电能的电路中和驱动重型电感负载的电路中的开关和整流器，用于变换电能的电路中例如是dc/ac转换器、ac/ac转换器或ac/dc转换器中，驱动重型电感负载的电路中例如是电机驱动器电路中。碳化硅（sic）的介电击穿场强比硅高。因此，sic器件可以比具有相同标称阻断电压（blockingvoltage）的等效硅器件（equivalentsilicondevice）显著薄。另一方面，碳化硅器件的电参数趋向于以比等效硅器件的典型情况更高的速率恶化。

存在用于改进碳化硅器件参数的长期稳定性的需要。

技术实现要素：

本公开的实施例涉及包括碳化硅本体的碳化硅器件。该碳化硅本体包括第一导电类型的源极区、第一导电类型的阴极区和第二导电类型的分离区。条形栅极结构沿第一方向延伸并直接邻接源极区和分离区。沿着第一方向，阴极区位于分离区中的两个之间并且分离区中的至少一个位于阴极区和源极区之间。第一负载电极（loadelectrode）和源极区形成欧姆接触。第一负载电极和阴极区形成schottky接触。

附图说明

包括附图以提供对实施例的进一步理解，并且附图被并入本说明书中并构成本说明书的一部分。附图示出了碳化硅器件的实施例，并且与说明书一起用于解释实施例的原理。在以下详细描述和权利要求书中描述了另外的实施例。

图1a-1b示出了根据实施例的具有在两个晶体管单元之间的schottky接触的碳化硅器件的一部分的示意性平面图和竖直（vertical）截面图。

图2a-2b示出了根据具有平面栅极结构的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图3a-3b示出了根据具有沟槽栅极结构和浅分离区的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图4a-4e示出了根据具有深屏蔽（shielding）和分离区的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图5a-5b示出了根据具有深屏蔽和分离区的另一实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图6a-6b示出了根据具有深屏蔽区和浅分离区的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图7a-7b示出了根据具有带有上和下阴极部分的阴极区的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图8a-8b示出了根据涉及侧向（lateral）阴极部分之间的分割区（dividingregion）的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图9a-9e示出了根据具有阴极区和栅极结构之一之间的间隔区（spacingregion）的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图10a-10e示出了根据具有阴极区和两个相邻栅极结构之间的间隔区的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图11a-11e示出了根据具有宽的下阴极部分的实施例的具有schottky接触的碳化硅器件的一部分的示意性平面图和竖直截面图。

图12a-12e示出了根据涉及对称晶体管单元的实施例的碳化硅器件的一部分的示意性平面图和竖直截面图。

图13a-13b示出了根据具有邻接两个相邻栅极结构的阴极区的实施例的碳化硅器件的部分的示意性平面图。

图14a-14b示出了根据具有与两个相邻栅极结构之一接触的阴极区的实施例的碳化硅器件的部分的示意性平面图。

图15a-15b示出了根据具有与两个相邻沟槽栅极结构分离的阴极区的实施例的碳化硅器件的部分的示意性平面图。

具体实施方式

在以下详细描述中，参考了附图，附图形成了详细描述的一部分，并且在附图中通过图示示出了可以实践碳化硅器件的具体实施例。应当理解，在不脱离本公开的范围的情况下，可以利用其他实施例，并且可以进行结构或逻辑改变。例如，针对一个实施例示出或描述的特征可以用在其他实施例上或与其他实施例结合使用，以产生又一实施例。本公开意在包括这样的修改和变化。使用特定语言描述示例，不应将其解释为限制所附权利要求的范围。附图不按比例并且仅用于说明的目的。如果没有另外说明，则在不同的图中，相应的元素由相同的附图标记表示。

术语“具有”、“含有”、“包括”、“包含”以及诸如此类是开放的，并且术语指示所述结构、元素或特征的存在，但不排除附加的元素或特征的存在。冠词“一”、“一个”和“该”旨在包括复数以及单数，除非上下文另外清楚地指示。

术语“电连接”描述电连接的元素之间的永久性低电阻连接，例如相关元素之间的直接接触或经由金属和/或重掺杂半导体材料的低电阻连接。术语“电耦合”包括适于信号和/或功率传输的一个或多个中间元素可以连接在电耦合的元素之间，例如，可控制以在第一状态中暂时提供低电阻连接并且在第二状态中暂时提供高电阻电解耦合的元素。

欧姆接触是具有线性或几乎线性的电流-电压特性的非整流（non-rectifying）电学结（electricaljunction）。schottky接触是具有整流特性的金属-半导体结，其中选择金属的功函数（workfunction）和半导体材料中的掺杂剂浓度，使得在没有外部施加的电场的情况下，耗尽区沿着金属-半导体结形成在半导体材料中。在schottky接触的上下文中，术语“金属-半导体结”还可以指在金属类半导体和半导体之间的结，其中该结具有与金属-半导体结相同的特性。例如，在多晶硅和碳化硅之间形成schottky接触可以是可能的。如果两个部件（例如两个区）分别形成欧姆接触或schottky接触，则这可能意味着在所述两个部件之间存在欧姆接触或schottky接触。在两种情况下，对于所述两个区而言，直接彼此邻接可以是可能的。然而，另外的部件位于所述两个部件之间也可以是可能的。

安全操作区（soa）定义了电压和电流条件，在该电压和电流条件下，可以期望半导体器件在没有自损坏的情况下操作。soa由所公布的器件参数的最大值给出，器件参数的最大值比如是最大连续负载电流、最大栅极电压以及其他。

附图通过在掺杂类型“n”或“p”旁指示“-”或“+”来图示相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区的掺杂浓度的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同的相对掺杂浓度的掺杂区不必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。

相同导电类型且具有不同掺杂剂浓度的两个邻接掺杂区沿着两个掺杂区之间的边界表面形成单极结，例如，n/n+或p/p+结。在该单极结处，与单极结正交（orthogonalto）的掺杂剂浓度分布可以示出阶梯或转折点，在该处掺杂剂浓度分布从凹变为凸，或反之亦然。

针对物理尺寸给定的范围包括边界值。例如，参数y从a到b的范围表示为，对于具有如“至多”和“至少”之类的一个边界值的范围同样适用。

来自化学化合物或合金的层或结构的主要成分是这样的元素：其原子形成化合物或合金。例如，镍和硅是硅化镍层的主要成分，并且铜和铝是铜铝合金的主要成分。

根据实施例，碳化硅器件可以包括碳化硅本体，该碳化硅本体具有第一导电类型的源极区、第一导电类型的阴极区并且具有第二互补导电类型的分离区。条形栅极结构可以沿第一方向延伸，并且可以直接邻接源极区和分离区。第一方向可以是碳化硅本体的侧向方向。

沿着侧向第一方向，阴极区位于分离区中的两个之间。在一些实施例中，恰好一个阴极区可以位于分离区中的两个之间。分离区中的至少一个（例如，恰好一个）位于阴极区和源极区之间。每个分离区可以将阴极区和源极区分离。第一负载电极和源极区形成欧姆接触。第一负载电极和阴极区形成schottky接触。在至少一个实施例中，第一负载电极还可以与分离区形成欧姆接触。此外，第一负载电极与源极区和/或本体区和/或屏蔽区形成欧姆接触可以是可能的。

源极区可以形成晶体管单元的部分，使得沿着第一方向，可以在两个晶体管单元之间形成schottky接触。

在半导体器件的至少一个操作模式中，所述至少一个操作模式例如是反向传导（reverseconducting）模式，包括空穴（hole）和电子的双极（bipolar）电流流过碳化硅本体，其中双极电流至少通过晶体管单元的pn结。特别是在pn结附近，并且进一步，如果适用的话，在单极结附近，空穴和电子可以以不可忽略的（morethaninsignificant）速率重新组合。重新组合可设置自由能量（例如热能）和/或动量，这可促使双极降级（degradation）。双极降级表示先前存在的结晶缺陷的生长。例如，相邻晶格（lattice）平面之间的bpd（基面位错（basalplanedislocation））可以变换为ssf（shockley跟踪断层（stalkingfault）），其在流过碳化硅本体的竖直负载电流的主要横向（transversal）的方向上沿着晶格平面生长，使得晶格缺陷可能越来越多地阻碍流过碳化硅本体的竖直负载电流。

在碳化硅中跨schottky接触的正向电压降通常低于在碳化硅中跨pn结的正向电压降，使得通过碳化硅本体的反向电流主要流过schottky接触。在具有至少3.3kv的高标称阻断电压的碳化硅器件中，漂移区的电阻通常支配总导通状态（on-state）电阻，而沟道电阻仅少量地对总导通状态电阻有贡献。在这种器件中，由于schottky接触所致的面积损失（arealoss）仅相对低程度地增加了导通状态电阻。减小的总沟道宽度也可以对改进短路耐用性（ruggedness）有贡献。

例如，可以通过调整沿第一方向的源极区的长度与阴极区的长度之间的比来调整schottky接触的schottky接触区域与晶体管单元的晶体管区域之间的比。可以通过掩蔽（mask）限定晶体管单元的注入物（implant），例如通过掩蔽限定晶体管单元的源极区、本体区和/或屏蔽区的注入物，来限定阴极区。

分离区中的至少一个可以相对于源极区隔离和/或屏蔽阴极区。分离区可以被成形和布置成改进晶体管沟道的屏蔽以减少dibl（漏极感应势垒降低）并且针对电场屏蔽schottky接触以减少通过schottky接触的泄漏电流。

根据实施例，栅极结构包括形成在碳化硅本体的第一表面上的栅电极。换句话说，栅电极可以是所谓的平面栅电极。通过实现阴极区和分离区，可以为了增加的长期可靠性、减少的dibl和/或改进的短路耐用性修改用于碳化硅晶体管的已建立的设计。

根据另一实施例，栅极结构可以从碳化硅本体的第一表面延伸到碳化硅本体中，例如，沿着垂直于第一方向运行的竖直方向。换句话说，栅极结构可以是沟槽栅极结构。沟槽栅极结构促进竖直晶体管沟道，这可以虑及更高的面积效率。因此，可以以小的结构大小和/或以高的面积效率来实现阴极区和分离区。例如，提供阴极区和分离区而仍然保持mosfet沟道的高沟道密度可以是可能的。

根据实施例，碳化硅本体包括漂移结构和第二导电类型的本体区。本体区和漂移结构形成第一pn结。单独地或组合地，本体区可以直接邻接漂移结构。第一负载电极和本体区形成欧姆接触。比跨第一pn结的正向电压降低的跨schottky接触的正向电压降可以抑制或至少显著减小跨第一pn结的双极电流，并且可以避免或至少显著减少双极降级。

根据实施例，分离区（例如，分离区中的每个）的第一竖直延伸等于或小于第一pn结和第一表面之间的最大竖直距离。也就是说，沿着竖直方向，本体区可以延伸到碳化硅本体中与分离区中的每个至少一样深或者甚至比分离区中的每个更深。具有不大于第一pn结和第一表面之间的最大竖直距离的竖直延伸的相对浅的分离区可以促进侧向电流恰好在分离区下面扩散，并且以该方式可以对jfet（结场效应晶体管）结构的欧姆电阻的减小做贡献，其中分离区和/或另外的p掺杂区可以在schottky接触周围形成，例如在本体区下面形成。

第一pn结和第一表面之间的最大竖直距离可以对应于本体区的最大竖直延伸。例如，本体区可以包括直接邻接第一负载电极的重掺杂本体接触区，并且分离区的第一竖直延伸可以等于本体接触部分的竖直延伸。本体接触部分中的最大掺杂剂浓度可以等于分离区中的最大掺杂剂浓度。如下是可能的：例如通过修改用于限定本体接触部分的注入遮蔽（implantmask）在与本体接触部分相同的过程步骤中形成分离区，而没有附加的注入过程。

根据另一实施例，分离区的第一竖直延伸可大于第一pn结与第一表面之间的最大竖直距离。也就是说，沿着竖直方向，分离区可以延伸到碳化硅体中比本体区更深。分离区的相对大的竖直延伸可以促进晶体管沟道相对于多于两个的侧向侧的屏蔽，并且还可以改进schottky接触针对高电场强度的屏蔽。特别地，阴极区和邻接的分离区可以形成mps（合并销（merged-pin）schottky）二极管结构。

碳化硅器件可以包括第二导电类型的屏蔽区。该屏蔽区可以与漂移结构形成pn结和/或可以直接邻接漂移结构。屏蔽区和第一负载电极可以形成欧姆接触。例如，第一竖直延伸可以等于第一表面与屏蔽区和漂移结构之间的pn结之间的最大竖直距离。屏蔽区的竖直延伸可以大于沟槽栅极结构的竖直延伸。

根据实施例，漂移结构可以包括第一导电类型的漂移区。该漂移区可以是轻掺杂的，即，可以具有比源极区和/或阴极区低的掺杂浓度。阴极区和漂移结构可以形成单极结。阴极区中的最大掺杂剂浓度可以是漂移区中的最大掺杂剂浓度的至少两倍高，例如至少十倍高。阴极区中的较高的掺杂剂浓度可以减少schottky接触和漂移区之间的欧姆电阻，并且可以限定在schottky接触处的适当的正向电压降。

阴极区的形成可以与漂移区和本体区之间的电流扩散区的形成相组合。例如，通过例如修改用于电流扩散区的注入遮蔽，可以利用限定电流扩散区的相同注入并且在没有附加的过程步骤的情况下形成阴极区的至少一部分。电流扩散区可以是防止经由电流驱动的电压降生成空间电荷（space-charge）区的区。例如，电流扩散区可以具有比邻接的漂移区高的掺杂浓度。

根据实施例，碳化硅器件可以包括第二导电类型的至少一个分割区，其中至少一个分割区可以将阴极区分离为沿着第一方向的至少两个阴极部分。该至少一个分割区可以具有与分离区相同的竖直延伸、与分离区相同的最大掺杂剂浓度、和/或与分离区相同的竖直掺杂剂分布。分割区可以进一步微调schottky接触的屏蔽特性。

根据实施例，多个阴极区和多个源极区可以沿着第一方向布置。阴极区中的每个可位于分离区中的两个之间。分离区中的至少一个（例如，恰好一个）位于阴极区中的至少一个（例如，恰好一个）和源极区中的至少一个（例如，恰好一个）之间。沿着第一方向，源极区可以与阴极区交替，其中分离区可以沿着第一方向将每个阴极区与两个相邻源极区分离。

通过选择阴极区沿第一方向的总长度，可以调整schottky接触区域与晶体管区域的期望的比。可以跨碳化硅本体的侧向截面区域均匀地分布晶体管电流和schottky电流。分离区的竖直延伸和阴极区沿第一方向的长度可以调整schottky接触和晶体管沟道的屏蔽特性。

根据实施例，源极区直接邻接栅极结构的第一栅极侧壁。第二导电类型的屏蔽区可以邻接（例如，直接邻接）栅极结构的第二栅极侧壁。第二栅极侧壁可以与第一栅极侧壁相对。第一和第二栅极侧壁两者可以沿着第一方向延伸（即，可以是栅极结构的纵向侧壁）。源极区可以关于栅极结构与屏蔽区相对地直接定位。因此，晶体管单元可以是具有沿着栅极结构的两个纵向侧壁中的仅一个形成的晶体管沟道的非对称晶体管单元。分离区的形成可以与限定屏蔽区的注入过程相组合。例如，可以通过修改用于屏蔽区的形成的一个或多个注入遮蔽来在没有附加过程步骤的情况下形成分离区。

根据另一实施例，碳化硅器件包括第一源极区和第二源极区。第一源极区直接邻接栅极结构的第一栅极侧壁。第一源极区直接对面，第二源极区可以直接邻接栅极结构的第二栅极侧壁，该第二栅极侧壁与第一栅极侧壁相对。换句话说，晶体管单元可以是具有沿着栅极结构的两个纵向侧壁形成的晶体管沟道的对称晶体管单元。在栅极结构的两侧处提供晶体管沟道可以增加整体沟道宽度而不增加芯片面积。

根据实施例，碳化硅器件包括多个平行栅极结构，并且阴极区可以从一个栅极结构延伸到相邻的栅极结构。两个相邻栅极结构之间的sic台面（mesa）的完整宽度可以用作schottky接触，使得面积效率高。

根据另一实施例，碳化硅器件包括多个平行栅极结构。第二导电类型的间隔区可以形成在栅极结构之一和阴极区之间。该间隔区可以改进schottky接触的屏蔽。除了屏蔽结构之外，间隔区还可以改进沟槽栅极结构的底部的屏蔽。例如，间隔区可以至少延伸到碳化硅本体中与沟槽栅极结构一样深或甚至比沟槽栅极结构更深（例如，稍微更深）。

根据另外的实施例，碳化硅器件包括多个平行栅极结构，且第二导电类型的间隔区可形成于阴极区与栅极结构中的两个栅极结构之间。间隔区可以允许schottky接触所有侧向侧上的屏蔽。

根据实施例，阴极区可包括下阴极部分和在下阴极部分与第一表面之间的上阴极部分。与第一方向正交（并且与竖直方向正交）的上阴极部分的最大第一宽度小于与第一方向正交（并且与竖直方向正交）的下阴极部分的最大第二宽度。在到第一表面的一定距离处具有加宽部分的所得的jfet结构可以进一步改进schottky接触的屏蔽。

在替代实施例中，可以借助于变窄的下阴极部分来改进屏蔽。在这样的实施例中，与第一方向正交（并且与竖直方向正交）的上阴极部分的最大第一宽度大于与第一方向正交（并且与竖直方向正交）的下阴极部分的最大第二宽度。

根据实施例，多个阴极区和多个源极区布置在栅极结构之间，特别是布置在两个相邻栅极结构之间。阴极区可以沿着第一方向被布置和/或可以沿着第一方向延伸，并且源极区可以沿着与第一方向正交（并且与竖直方向正交）的第二方向被布置和/或可以沿着与第一方向正交（并且与竖直方向正交）的第二方向延伸。这样，可以通过对注入遮蔽的相对简单的修改来形成阴极区和分离区。

根据另一实施例，阴极区和源极区可以沿着第二方向（即，沿着正交于第一方向延伸的线）交替。

因此，schottky接触和晶体管单元可以以交错（checkered）方式布置，其中晶体管单元对应于“白域（whitefield）”并且schottky接触对应于棋盘的“黑域（blackfield）”。单极schottky电流和双极晶体管电流两者因此可以跨碳化硅本体的侧向截面区域更均匀地分布。

图1a和1b示出了具有碳化硅本体100的半导体器件500的一部分。举例来说，半导体器件500可以是或可以包括igfet（绝缘栅场效应晶体管），例如mosfet（金属氧化物半导体fet）、mcd（mos控制二极管）或igbt（绝缘栅双极晶体管）。

碳化硅本体100可以包括单晶碳化硅或由单晶碳化硅组成，例如包括主要成分硅和碳的碳化硅晶体。碳化硅晶体可以包括不想要的杂质，如氢和/或氧和/或预期的杂质，例如掺杂剂原子。碳化硅晶体的多形体（polytype）可以是15r或者可以是六角形（hexagonal）多形体，例如2h、6h或4h。碳化硅本体100可以包括通过外延生长的碳化硅层或由其组成。

碳化硅半导体本体可以具有例如在<11-20>或<1-100>方向上的截止方向（offdirection）。碳化硅本体100的前侧处的第一表面101可以是平坦的（planar）或撕裂的（ripped）。正交于平坦的第一表面101或正交于撕裂的第一表面101的平均平面（meanplane）的表面法线（normal）104限定了竖直方向。与表面法线104正交的方向是侧向方向（例如，第一和第二方向）。表面法线104可以与主晶格方向相一致，或者可以向主晶格方向倾斜偏轴角，其中该偏轴角可以在从2°至8°的范围内，特别是4°。在碳化硅本体100的后侧，第二表面102可以平行于平坦的第一表面101或平行于撕裂的第一表面101的平均平面延伸。

在碳化硅本体100的前侧处形成至少两个晶体管单元tc和schottky接触sc，其中沿着侧向第一方向291，在两个晶体管单元tc之间形成每个schottky接触sc。漂移结构130在晶体管单元tc和第二表面102之间侧向延伸通过碳化硅本体100。

漂移结构130包括第一导电类型的漂移区131。漂移区131形成电压维持（sustaining）结构，其中可以选择漂移区131中的竖直延伸和掺杂剂浓度，使得半导体器件500在半导体器件500的关断状态（offstate）中提供标称阻断电压能力。漂移区131可以形成在通过外延生长的层中。漂移区131中的平均净掺杂剂浓度可以例如在从到的范围内。

重掺杂接触部分139可以形成在漂移结构130和直接邻接第二表面102的第二负载电极320之间，其中重掺杂接触部分139与第二负载电极320形成低电阻欧姆接触。接触部分139可以具有与漂移区131相同的导电类型、相反的导电类型，或者可以包括两种导电类型的区。

每个晶体管单元tc包括源极区110和本体区120，其中本体区120和漂移结构130形成第一pn结pn1，并且其中本体区120和源极区110形成第二pn结pn2。栅极结构150沿第一方向291延伸，并与源极区110接触以及与晶体管单元tc的本体区120接触。

阴极区160沿着侧向第一方向291位于源极区110之间。阴极区160和漂移结构130可以形成单极结。阴极区160沿第一方向291的长度l0可以在从几个100nm直到沿沟槽栅极结构的纵向范围的沟槽栅极结构的几乎整个长度的范围内。例如，阴极区160的长度是至少0.5μm，例如至少1μm或至少2μm，和/或至多5μm，例如至多2μm。

第二导电类型的分离区140沿第一方向291将源极区110和阴极区160分离。分离区140的第一竖直延伸v1可以在几十纳米，特别是至少100nm，到若干微米的范围内。第一竖直延伸v1可等于第一pn结pn1与第一表面101之间的最大竖直距离v2，小于最大竖直距离v2或大于最大竖直距离v2。

晶体管单元tc的源极区110和本体区120可以电连接或耦合到第一负载电极310，其可以形成或其可以电连接或耦合到第一负载端子l1。阴极区160和第一负载电极310形成schottky接触sc。

第二负载电极320可形成或可电连接或耦合到第二负载端子l2。晶体管单元tc的栅电极155可以电连接或耦合到栅极端子g。第一负载端子l1可以是mcd的阳极端子、igfet的源极端子或igbt的发射极端子。举例来说，第二负载端子l2可以是mcd的阴极端子、igfet的漏极端子或igbt的集电极端子。

晶体管单元tc可以是具有p掺杂本体区120、n掺杂源极区110和n掺杂漂移区131的n沟道fet单元。替代地，晶体管单元tc是具有n掺杂本体区120、p掺杂源极区110和p掺杂漂移区130的p沟道fet单元。仅作为示例，以下描述涉及n沟道fet单元。

图2a和2b示出了包括形成在第一表面101上的导电栅电极155的平面栅极结构150。栅极电介质159将栅电极150与碳化硅本体100分离。晶体管单元tc可以成对地布置，其中，每对晶体管单元tc可以相对于与图2a和2b的横截面正交的竖直对称平面镜像反转地形成。

层间（interlayer）电介质210可以分离栅电极155和第一负载电极310。层间电介质210还可以分离第一负载电极310和漂移结构130的漏极部分132，其中漏极部分132形成在漂移区131和第一表面101之间。在晶体管单元tc的导通状态下，在源极区110和漏极部分132之间与栅电极155相对地沿着第一表面101，反型沟道（inversionchannel）形成在碳化硅本体100中。在晶体管单元tc的相邻对的源极区110之间，本体区120可以包括直接邻接第一表面的重掺杂本体接触部分125。

分离区140可以形成为本体区120沿第一方向291的侧向延伸。分离区140可以包括重掺杂的分离接触部分141，其可以形成为本体接触部分125的侧向延伸。

图3a和3b示出了从第一表面101延伸到碳化硅本体100中的沟槽栅极结构150。源极区110和本体区120与沟槽栅极结构150的第一栅极侧壁151接触。

屏蔽区170可以与沟槽栅极结构150的相对的第二栅极侧壁152接触，并且还可以沿着沟槽栅极结构150的底表面的一部分形成。在屏蔽区170中，最大掺杂剂浓度可以高于在本体区120中。屏蔽区170中的掺杂剂浓度可以足够高，使得至少只要半导体器件500在soa内操作，就没有反型层（inversionlayer）沿着第二沟槽侧壁152形成。屏蔽区170与第一沟槽侧壁151分离。例如，源极区110和本体区120可以位于栅极结构150的第一沟槽侧壁151与屏蔽区170之间。屏蔽区170可以包括沿着第一表面101的重掺杂屏蔽接触部分171，其中第一负载电极310和重掺杂屏蔽接触部分171可以形成欧姆接触。分离区140的竖直延伸v1可以等于屏蔽接触部分171的竖直延伸v3。

在图4a-4e中，每个屏蔽区170包括屏蔽接触部分171、屏蔽连接部分172和屏蔽底部173。屏蔽底部173可以直接邻接漂移结构130，并且屏蔽底部173中的最大掺杂剂浓度可以具有比沟槽栅极结构150的底部到第一表面101的更大距离。屏蔽连接部分172将屏蔽底部173与重掺杂屏蔽接触部分171连接。

屏蔽连接部分172中的最大掺杂剂浓度至少是本体区120中的平均掺杂剂浓度的十倍高。层间电介质210分离沟槽栅极结构150中的栅电极155和第一负载电极310。

漂移结构130包括在本体区120和漂移区131之间的电流扩散区137。电流扩散区137可以分离本体区120和漂移区131。电流扩散区137和漂移区131可以形成一个或多个第一单极结jn1。电流扩散区137也可以形成在阴极区160和漂移区131之间。电流扩散区137中的最大掺杂剂浓度是漂移区131中的最大掺杂剂浓度的至少两倍高，例如是至少十倍高。阴极区160中的最大掺杂剂浓度可以等于、高于或低于电流扩散区137中的最大掺杂剂浓度。

可以从限定屏蔽区170的屏蔽接触部分171、屏蔽连接部分172和屏蔽底部173的相同注入物形成分离区140。例如，分离区140包括具有与屏蔽区170的屏蔽底部173相同的竖直延伸、到第一表面101的相同距离和/或相同的掺杂剂浓度的分离底部143。分离连接部分142可以具有与屏蔽区170的屏蔽连接部分172相同的竖直延伸、到第一表面101的相同距离和/或相同的掺杂剂浓度。

另外或在替代中，分离接触部分141可以具有与屏蔽区170的屏蔽接触部分171相同的竖直延伸和/或相同的掺杂剂浓度。

分离区或分离区140的至少部分可形成屏蔽区170的侧向延伸。

屏蔽区170和分离区140可以完全源自相同的注入物。替代地，分离区140和屏蔽区170可以在至少一个注入物中不同。

例如，在图5a和5b中，分离区140不包括对应于屏蔽底部173的部分。代之以，分离区140仅包括与屏蔽接触部分171对应的分离接触部分141和与屏蔽连接部分172对应的分离连接部分142。

在图6a和6b中，分离区140包括可以对应于屏蔽接触部分171的分离接触部分141和由本体区120的侧向延伸形成的另外的部分。

在图7a和7b中，阴极区160包括下阴极部分162和下阴极部分162与第一表面101之间的上阴极部分161。上阴极部分161中沿第一方向291的最大第一长度l1可大于下阴极部分162的最大第二长度l2。下阴极部分162可通过使用相同的注入过程与电流扩散区137同时形成和/或可具有与电流扩散区137相同的竖直掺杂剂分布。上阴极部分161中的最大掺杂剂浓度可等于或大于下阴极部分162中的最大掺杂剂浓度。

在图8a和8b中，分离区140的导电类型的分割区180沿第一方向291将阴极区160侧向分割成两个侧向阴极部分165。分割区180可以具有与分离区140和/或屏蔽区170相同的竖直配置或不同的配置。

例如，分割区180可以从限定分离区140的分离接触部分141、分离连接部分142和分离底部143的相同注入物形成。例如，分割区180包括具有与分离底部143相同的竖直延伸、到第一表面101的相同距离和/或相同的掺杂剂浓度的分割底部183。分割连接部分182可以具有与分离连接部分142相同的竖直延伸、到第一表面101的相同距离和/或相同的掺杂剂浓度。另外或在替代中，分割接触部分181可以具有与分离接触部分141相同的竖直延伸和/或相同的掺杂剂浓度。替代地，分割区180在至少一个注入物中可从分离区140偏离。

图8a和8b示出了每个阴极区160仅一个单独的分割区180。其他实施例可提供将阴极区160分离成三个或更多个侧向阴极部分163的两个或更多个分割区180。

在图9a-9e中，阴极区160与一个栅极结构150接触，并且间隔区145将阴极区160与第二相邻的栅极结构150分离。阴极区160可以具有正交于第一方向291的、与源极区110相同的宽度。

如图9a和9e中所示，间隔区145可以是屏蔽区170的侧向延伸，并且可以包括与屏蔽接触部分171、屏蔽连接部分172和屏蔽底部173对应的子部分。替代地，间隔区145可以与屏蔽区170不同在于至少一个注入物。

在图10a-10e中，间隔区145将阴极区160与两个相邻的栅极结构150分离。如图中所示，间隔区145和分离区140可以形成为屏蔽区170的侧向延伸。

阴极区160可包括下阴极部分162和在下阴极部分162与第一表面101之间的上阴极部分161。上阴极部分161中的正交于第一方向291的最大第一宽度w1可小于下阴极部分162的最大第二宽度w2。下阴极部分162可通过使用相同的注入过程与电流扩散区137同时形成和/或可具有与电流扩散区137相同的竖直掺杂剂分布。上阴极部分161中的最大掺杂剂浓度可等于或大于下阴极部分162中的最大掺杂剂浓度。将间隔区145和上阴极部分161之间的边缘的位置与间隔区145和下阴极部分162之间的边缘的位置解耦和可以微调导电性和屏蔽之间的折衷。上阴极部分161中的附加的浅n型注入物也可以过度补偿到达第一表面101的注入物p+尾部（tail）。

图11a-11e示出了具有碳化硅本体100的另外的碳化硅器件500。具有沿侧向第一方向291延伸的栅极结构150的晶体管单元tc沿碳化硅本体100的第一表面101形成。具有轻掺杂漂移区131的漂移结构形成在晶体管单元tc和碳化硅本体100的第二表面102之间。碳化硅本体100还包括如上所述的屏蔽区170和阴极区160，并且半导体器件500还包括如上所述的在碳化硅本体后侧上的第一负载电极310和在碳化硅本体后侧上的第二负载电极320。

每个阴极区160可以从第一表面101延伸到碳化硅本体100中。阴极区160和漂移区131具有相同的导电类型。阴极区160中的平均掺杂剂浓度可与漂移区131中的平均掺杂剂浓度相同或可高于漂移区131中的平均掺杂剂浓度。例如，阴极区160中的平均掺杂剂浓度可以是漂移区131中的平均掺杂剂浓度的至少两倍高。阴极区160和漂移结构，例如漂移区131或漂移区131的导电类型的势垒层，可以形成单极结。阴极区160沿第一方向291的长度可以是至少100nm。例如，阴极区160的长度可以是至少500nm，例如至少1μm，或至少2μm和/或至多5μm，例如至多2μm。

阴极区160和第一负载电极310形成schottky接触sc。沿着侧向第一方向291，每个schottky接触sc形成在两个相邻晶体管单元tc之间。

每个屏蔽区170包括屏蔽连接部分172和屏蔽底部173。屏蔽连接部分172在第一表面101和屏蔽底部173之间。屏蔽连接部分172还可以包括如上所述的沿着第一表面101形成的屏蔽接触部分。

屏蔽区170包括侧向间隔体（spacer）部分174。每个间隔体部分174在相邻源极区110之间与栅极结构150的有源侧壁接触。屏蔽区170完全地侧向围绕每个阴极区160。每个阴极区160可以与两个相邻的栅极结构150间隔。

每个阴极区160包括下阴极部分162和在第一表面101与下阴极部分162之间的上阴极部分161。下阴极部分162中的平均掺杂剂浓度和上阴极部分161中的平均掺杂剂浓度可以相等或可以不同。上阴极部分161具有沿第一方向291的第一平均宽度wm1。下阴极部分162具有沿第一方向291的第二平均宽度wm2。第二平均宽度wm2是第一平均宽度wm1的至少120%，例如至少150%或至少200%。下阴极部分162的竖直延伸v4可以是至少50nm，例如至少100nm。

上阴极部分161与屏蔽连接部172侧向相对。上阴极部分161和屏蔽连接部分172可以形成竖直或几乎竖直的pn结。下阴极部分162与屏蔽底部173侧向相对。下阴极部分162和屏蔽底部173可以形成竖直或几乎竖直的pn结。高单极反向电流可以流过阴极区160，而体二极管（bodydiode）没有变得活跃。

图12a-12e示出了具有对称晶体管单元的碳化硅器件500。第一源极区111直接邻接每个沟槽栅极结构150的第一栅极侧壁151，并且第二源极区112直接邻接第二栅极侧壁152，其中第一和第二源极区111、112形成为彼此直接相对。在第一和第二源极区111、112之间的sic台面190的中心，屏蔽区170可以从第一表面101延伸到碳化硅本体100中。

图13a-15b示出了具有沿第一方向291运行的条形沟槽栅极结构150的半导体器件500的平面图。相邻沟槽栅极结构150之间的sic台面190包括晶体管单元tc的半导部分和与源极区110、阴极区160和分离相邻阴极区160与源极区110的分离区140的schottky接触sc。

图13a和13b示出了跨半导体台面190的整个宽度延伸的阴极区160。

在图13a中，相邻sic台面190的阴极区160沿着与第一方向291正交的侧向第二方向292延伸。阴极区160因此可以沿着沿第二方向292延伸的线延伸。

在图13b中，沿着沿第二方向292的相同的线布置每个第二sic台面190中的仅有的阴极区160。换句话说，沿着第二方向292，阴极区160与源极区110交替。

图14a和14b中所示的实施例将如图13a和13b中所示的schottky接触sc和晶体管单元tc的布置与具有将阴极区160与相邻栅极结构150之一分离的间隔区145的schottky接触sc的布局相组合。

图15a和15b中所示的实施例将如图13a和13b中所示的schottky接触sc和晶体管单元tc的布置与具有将阴极区160与两个相邻栅极结构150分离的间隔区145的schottky接触的布局相组合。