一种改善栅极氧化层均匀度的方法与流程

1.本发明总体上涉及半导体器件的制造工艺领域，并且更具体地，涉及一种改善栅极氧化层均匀度的方法。


背景技术：

2.目前，随着超大规模集成电路和特大规模集成电路的快速发展，对半导体器件制造工艺提出越来越严格的要求，而由于栅极氧化层的制备工艺是半导体器件制造工艺中的关键技术，会直接影响和决定半导体器件的电学特性和可靠性，尤其是金属氧化物半导体(mos)器件特征尺寸进入纳米时代，其对栅极氧化层的要求也相应地更加严格。
3.在现有的mos器件制造领域中，浅沟槽隔离(sti)技术被广泛使用，制造浅沟槽隔离结构时先通过蚀刻在半导体基底上形成浅沟槽，然后通过高密度等离子体沉积(hdp)等方式填充浅沟槽，最后通过化学机械抛光(cmp)进行表面平坦化。但进行平坦化后的浅沟槽隔离结构具有拐角，栅极氧化层需形成在至少两个浅沟槽隔离结构之间并且覆盖浅沟槽隔离结构的拐角。
4.栅极氧化层的传统生长方法是采用一步热氧化的方式，其存在两方面的问题：一方面，由于浅沟槽隔离结构拐角处的氧化速度低于平坦区域的氧化速度，因此，在拐角处生长的氧化层的厚度远小于在平坦区域处生长的氧化层的厚度，由此使得相应的mos器件在使用时容易从拐角处击穿导致漏电，进而影响mos器件寿命等。另一方面，由于热氧化的方式会消耗硅，导致由此生长栅极氧化层的厚度受到限制，如果mos器件对于栅极氧化层厚度要求较高，传统的热氧化的方式可能会无法达到厚度要求，因为随着生长的氧化物越来越厚，生长的速度会越来越慢，所需生长时间会成倍增加，达到极限就无法再生长。
5.以下参照附图1-3更详细地说明现有技术的情况：图1示出了已制成浅沟槽隔离结构2的半导体基底1，其中浅沟槽隔离结构2具有拐角3。图2示出了现有技术中通过一步热氧化的方式在图1所示的已制成浅沟槽隔离结构2的半导体基底1上形成了栅极氧化层4。图3是图2的局部放大图，其中，栅极氧化层4在拐角处的厚度用d1、d2表示，栅极氧化层4在平坦区域处的厚度用d3表示。在一个示例中，栅极氧化层在拐角处的厚度d1、d2分别为12.6nm、13.2nm，而在平坦区域处的厚度d3为28.3nm。由此可以看出，栅极氧化层4在拐角处的厚度d1、d2明显小于栅极氧化层4在平坦区域处的厚度d3。
6.基于此，现有技术仍然有待改进。


技术实现要素：

7.为解决上述技术问题，本发明提供一种改善栅极氧化层均匀度的方法。
8.根据本发明实施例，一种改善栅极氧化层均匀度的方法包括以下步骤：
9.(1)提供已制成浅沟槽隔离结构的半导体基底；
10.(2)通过热氧化的方式在所述半导体基底上生长第一热氧化层；
11.(3)通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成
目标栅极氧化层；
12.(4)对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。
13.进一步地，步骤(2)中生长第一热氧化层是在700-900摄氏度且常压下进行。
14.进一步地，步骤(2)中生长第一热氧化层是采用干氧氧化工艺。
15.进一步地，步骤(2)中生长第一热氧化层是采用湿氧氧化工艺。
16.进一步地，步骤(3)中沉积第二沉积氧化层是在700-900摄氏度且40～60pa压力下进行。
17.进一步地，步骤(3)中沉积第二沉积氧化层是在通入sih2cl2和n2o气体的情况下进行。
18.进一步地，所述最终栅极氧化层的厚度为180～275a。
19.进一步地，所述第一热氧化层的厚度为10～25a。
20.进一步地，所述第二沉积氧化层的厚度为170～250a。
21.进一步地，所述方法还包括步驟(5)，在所述退火处理后，在所述最终栅极氧化层上沉积一层多晶硅。
22.采用上述技术方案，本发明至少具有如下有益效果：
23.本发明先采用热氧化的方式生长能够保证均匀度和致密度的较薄的第一热氧化层，然后通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层，之后进行退火处理，以改善第二沉积氧化层的致密性使其更接近于第一热氧化层的特性以及加强第二沉积氧化层与第一热氧化层之间的粘附性，由此大大提高了栅极氧化层的均匀度，有效改善硅拐角处氧化层较薄的问题，能够避免mos器件从浅沟槽隔离结构拐角处击穿从而造成漏电，并且打破栅极氧化层厚度限制，这在很大程度上可以有效的改善器件性能及可靠性。
附图说明
24.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
25.图1为已制成浅沟槽隔离结构的半导体基底的示意性剖面图；
26.图2为通过现有技术的方法在图1所示的半导体基底形成栅极氧化层的示意性剖面图；
27.图3为图2圆圈部分的局部放大图；
28.图4为本发明提供的改善栅极氧化层均匀度的方法的流程图；
29.图5为通过本发明的方法在图1所示的半导体基底形成栅极氧化层的示意性剖面图；
30.图6为图5圆圈部分的局部放大图；
31.图7a和图7b分别为通过现有技术的方法以及通过本发明的方法形成栅极氧化层的mos器件的id-vg曲线。
具体实施方式
32.以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
33.为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
34.本发明提供了一种改善栅极氧化层均匀度的方法100，参见图1，该方法100包括以下步骤：在步骤102，提供已制成浅沟槽隔离结构的半导体基底，例如，图1所示的基底；在步骤104，通过热氧化的方式在所述半导体基底上生长第一热氧化层；在步骤106，通过高温氧化(hto)的方式在所述第一热氧化层上沉积第二沉积氧化层，从而形成目标栅极氧化层；在步骤108，对所述目标栅极氧化层进行退火处理以得到最终栅极氧化层。
35.在本发明的一个实施例中，所述半导体基底为硅基底。然而，在其他实施例中，所述半导体基底可以为硅基底以外的其他材料构成的基底，例如，锗基底、锗化硅基底等。在生长栅极氧化层之前，所述半导体基底通过本领域常规的方式制成浅沟槽隔离结构。
36.在本发明的一个实施例中，步骤104通过热氧化的方式在所述半导体基底上生长第一热氧化层是采用干氧氧化工艺(即，在氧气环境中)、在700-900摄氏度下(例如分别在700摄氏度、800摄氏度以及900摄氏度下)、在常压下进行。反应方程式为：o2+si
→
sio2。也就是说，反应机理是通入的氧气与硅基底表面的硅原子反应生成二氧化硅，即第一热氧化层。
37.在本发明的另一个实施例中，步骤104通过热氧化的方式在所述半导体基底上生长第一热氧化层是采用湿氧氧化工艺(即，在水气环境中)、在700-900摄氏度下(可以理解的是，在本发明的技术方案的保护范围内，700-900摄氏度的温度范围在实践中均可以满足本发明的技术目的，例如分别在700摄氏度、800摄氏度以及900摄氏度下)、在常压下进行。反应方程式为：h2o+si
→
sio2+h2。也就是说，反应机理是通入的水蒸气与硅基底表面的硅原子反应生成二氧化硅，即第一热氧化层。
38.采用干氧氧化工艺生长第一热氧化层速率较慢，但是不会有h+键掺杂在所生长的氧化层中；相比而言，采用湿氧氧化工艺生长第一热氧化层速率较快，但是会有h
+
键掺杂在所生长的氧化层中。h
+
会吸引电荷从而引起漏电。
39.在本发明的一个优选实施例中，所述第一热氧化层的生长厚度为10～25a，可以理解，10-25a均处于本发明的技术方案能够获得的生长厚度，第一热氧化层的该厚度能够保证氧化层的均匀度和致密度。所述第一热氧化层的生长速率大约为6-10a/h，生长时间为1-3小时。
40.在本发明的一个实施例中，步骤106中通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层是在700-900摄氏度下(例如分别在700摄氏度、800摄氏度以及900摄氏度下)、通入sih2cl2和n2o混合气体(比例为1：2)的情况下、在40～60pa低压下进行的。
反应方程式为sih2cl2+2n2o
→
sio2+2n2+2hcl。也就是说，反应机理是通入的sih2cl2和n2o混合气体在高温下反应生成二氧化硅，即第二沉积氧化层。相比于采用热氧化的方式，采用高温氧化的方式，使得第二沉积氧化层的厚度不受限制，可以根据需要沉积任何所需厚度。
41.在本发明的一个优选实施例中，所述第二沉积氧化层的厚度为170～250a。所述第二沉积氧化层的沉积速率大约为120-180a/h，沉积时间为1-2小时左右。
42.在本发明的一个实施例中，步骤108对所述目标栅极氧化层进行退火处理是在900-1000摄氏度下进行。退火处理用于修复第二沉积氧化层晶格损伤和缺陷，改善第二沉积氧化层的致密性，使其更接近于第一热氧化层的致密性，并且有助于加强第二沉积氧化层与第一热氧化层之间的粘附性。
43.在本发明的一个优选实施例中，最终栅极氧化层的厚度为180～275a。退火过程并不改变第一热氧化层和/或第二沉积氧化层的厚度。
44.在本发明的一个实施例中，方法100还包括另外的步骤，在退火处理后，在最终栅极氧化层上沉积一层多晶硅。
45.以下描述本发明的具体实施例：
46.实施例1
47.提供已制成浅沟槽隔离结构的半导体基底；采用干氧氧化工艺在800摄氏度下通过热氧化的方式在所述半导体基底上生长第一热氧化层；在800摄氏度下通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层；在950度下对所述第二沉积氧化层进行退火处理；在退火处理后，沉积一层多晶硅。
48.实施例2
49.提供已制成浅沟槽隔离结构的半导体基底；采用干氧氧化工艺在700摄氏度下通过热氧化的方式在所述半导体基底上生长第一热氧化层；在900摄氏度下通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层；在1000度下对所述第二沉积氧化层进行退火处理；在退火处理后，沉积一层多晶硅。
50.实施例3
51.提供已制成浅沟槽隔离结构的半导体基底；采用干氧氧化工艺在900摄氏度下通过热氧化的方式在所述半导体基底上生长第一热氧化层；在700摄氏度下通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层；在900度下对所述第二沉积氧化层进行退火处理；在退火处理后，沉积一层多晶硅。
52.实施例4
53.提供已制成浅沟槽隔离结构的半导体基底；采用湿氧氧化工艺在800摄氏度下通过热氧化的方式在所述半导体基底上生长第一热氧化层；在800摄氏度下通过高温氧化的方式在所述第一热氧化层上沉积第二沉积氧化层；在950度下对所述第二沉积氧化层进行退火处理；在退火处理后，沉积一层多晶硅。
54.以下参照图5、6以及7a-7b描述本发明的有益效果：
55.图5示出了通过本发明的方法在图1所示的半导体基底形成的栅极氧化层的示意性剖面图。从中可以看出：所形成的栅极氧化层分为上下两个部分，位于下侧的是第一热氧化层5，位于上侧的是第二沉积氧化层6。图6为图5的局部放大图，其中，栅极氧化层在拐角处的厚度用d1’、d2’表示，栅极氧化层在平坦区域处的厚度用d3’表示。在一个具体实施例
中，通过本发明的方法形成的栅极氧化层在拐角处的厚度d1’、d2’分别为23.6nm、24.5nm，在平坦区域处的厚度d3’为27.4nm，由此可以看出，通过本发明的方法形成的栅极氧化层在拐角处的厚度d1’、d2’与在平坦区域处的厚度d3’差异不明显。由此可见，相比于现有技术，采用本发明的方法大大提高了栅极氧化层的均匀度，有效改善硅拐角处氧化层较薄的问题。
56.图7a和图7b分别示出了通过现有技术的方法以及通过本发明的方法形成栅极氧化层的mos器件的id-vg曲线。从图7a可以看出：通过现有技术的方法形成栅极氧化层的mos器件应力(stress)10s时相比于初始(init)时电压vg为0所对应的电流id显著增大，说明存在显著的漏电。而从图7b可以看出，通过本发明的方法形成栅极氧化层的mos器件应力10s甚至应力100s时电压vg为0所对应的电流id依然等于初始时电压vg为0所对应的电流id，没有显著的电流增加，说明不存在漏电。由此可见，相比于现有技术，通过本发明的方法能够避免mos器件从浅沟槽隔离结构拐角处击穿从而漏电，这在很大程度上可以有效的改善器件性能及可靠性。
57.上述实施例是实施方式的可能示例，并且仅仅为了清楚理解本发明的原理而提出。所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。