半导体芯片的制作方法

本发明涉及半导体芯片。

背景技术：

以往，已知有为了防止向半导体芯片的杂质的侵入，而利用导电性的层覆盖半导体芯片的外周的所谓的密封圈的技术。例如在专利文献1公开了通过使与构成双极晶体管的集电极区域的半导体层相同的半导体层在基板的外周部露出为环状来形成密封圈的半导体装置。在该半导体装置中，抑制露出的导电层与保护半导体芯片的保护膜的紧贴力的降低，所以防止杂质的侵入。

专利文献1：日本特开2008－227116号公报

也能够通过在半导体基板上环状地设置金属来构成这样的密封圈。然而，若例如通过蒸镀在镓砷(gaas)的基板上形成金属，则难以将图案形成为完全闭合的环状，所以在金属产生缝隙。若在金属产生缝隙，则例如在由于从半导体芯片的外部施加应力而在基板、保护膜产生裂缝的情况下，有裂缝从金属的缝隙侵入，而裂缝进展到半导体芯片的内部的可能性。

技术实现要素：

本发明是鉴于这样的情况而完成的，目的在于提供能够抑制在半导体基板、保护膜产生的裂缝的进展的半导体芯片。

为了实现这样的目的，本发明的一侧面的半导体芯片具备：化合物半导体基板，其具有一对主面以及设置在该一对主面之间的侧面；电路，其设置在一对主面中的一个主面上；多个第一金属，它们设置在一个主面上；以及多个第二金属，它们设置在一个主面上，多个第一金属在一个主面的俯视时，与电路相比在一个主面的外缘侧配置为环状，且在相互相邻的第一金属之间形成缝隙并包围电路，多个第二金属在一个主面的俯视时，配置在电路与多个第一金属之间或者与多个第一金属相比配置在外缘侧，多个第二金属的各个在化合物半导体基板的侧面的俯视时，配置为至少一部分与第一金属之间的缝隙重合。

根据本发明，能够提供能够抑制在半导体基板、保护膜产生的裂缝的进展的半导体芯片。

附图说明

图1是表示本发明的一实施方式的半导体芯片的构成例的俯视图。

图2是用于说明本发明的一实施方式的半导体芯片中的金属的配置结构的立体图。

图3是形成在图1所示的化合物半导体基板的功率放大电路的电路图。

图4a是表示比较例的半导体芯片的结构的剖视图。

图4b是表示本发明的一实施方式的半导体芯片的结构的剖视图。

图5a是表示金属的配置的变形例的半导体芯片的俯视图。

图5b是表示金属的配置的变形例的半导体芯片的俯视图。

图5c是表示金属的配置的变形例的半导体芯片的俯视图。

图6a是表示金属的层叠结构的变形例的半导体芯片的立体图。

图6b是表示金属的层叠结构的变形例的半导体芯片的立体图。

图6c是表示金属的层叠结构的变形例的半导体芯片的立体图。

图6d是表示金属的层叠结构的变形例的半导体芯片的立体图。

图7a是表示本发明的一实施方式的半导体芯片通过引线键合结构安装于绝缘性基板的结构的剖视图。

图7b是表示本发明的一实施方式的半导体芯片通过倒装芯片结构安装于绝缘性基板的结构的剖视图。

具体实施方式

以下，参照附图对本发明的实施方式进行详细说明。此外，对相同的要素附加相同的附图标记，并省略重复的说明。

图1是表示本发明的一实施方式的半导体芯片的构成例的俯视图。图2是用于说明本发明的一实施方式的半导体芯片中的金属的配置结构的立体图。如图1所示，半导体芯片10例如包含化合物半导体基板20、功率放大电路30、多个第一金属40a～40f、以及多个第二金属50a～50f。

化合物半导体基板20是在其上形成各种电路的半绝缘性的基板。如图2所示，化合物半导体基板20具有与通过x轴以及y轴规定的平面平行的对置的一对主面21、22、和设置在一对主面21、22之间的与z轴平行的侧面23。一对主面21、22在俯视时呈矩形形状，分别具有与x轴平行的长边和与y轴平行的短边。侧面23是沿一对主面21、22的法线方向的平面，包围一对主面21、22的整周。此外，图1是俯视化合物半导体基板20的一对主面中设置了电路等的一个主面21的图。

化合物半导体基板20的材质并不特别限定，但例如由砷化镓(gaas)，锗硅(sige)，或者氮化镓(gan)等化合物半导体构成。

如图1所示，化合物半导体基板20包含电路形成区域24、和包围电路形成区域24的周围的外周区域25。电路形成区域24是包含化合物半导体基板20的主面21的俯视时的中心o的矩形形状的区域。外周区域25是包含主面21的外缘26的环状的区域。

在电路形成区域24例如形成有晶体管等有源元件、电阻元件、电容元件以及电感元件等无源元件、布线、绝缘膜以及钝化膜等。通过这些有源元件、无源元件以及布线等的组合形成各种电路。形成在电路形成区域24的电路并不特别限定，但在本实施方式中，以形成以下说明的功率放大电路30为例进行说明。

图3是形成在图1所示的化合物半导体基板的功率放大电路的电路图。形成了功率放大电路30的半导体芯片10例如安装于移动电话等移动体通信机。功率放大电路30放大发送给基站的无线频率(rf：radio－frequency：射频)信号的功率。如图3所示，功率放大电路30例如具备两个放大器110、111、和三个匹配电路120～122。

两个放大器110(第一放大器)、111(第二放大器)分别放大输入的rf信号并输出。即，功率放大电路30在两个阶段放大功率。初级(驱动级)的放大器110放大从输入端子经由匹配电路120输入的rf信号rf1(第一信号)，输出rf信号rf2(第二信号)。后级(功率级)的放大器111放大经由匹配电路121输入的rf信号rf2(第二信号)，并经由匹配电路122输出rf信号rf3(第三信号)。放大器110、111例如分别由异质结双极晶体管(hbt：heterojunctionbipolartransistor)等双极晶体管构成。此外，也可以代替hbt而通过场效应晶体管(mosfet：metal－oxide－semiconductorfield－effecttransistor：金属氧化物半导体场效应晶体管)等fet构成放大器110、111。

匹配电路120(mn：matchingnetwork：匹配网络)使设置于前段的电路(未图示)与放大器110的阻抗匹配。匹配电路121使放大器110与放大器111的阻抗匹配。匹配电路122使放大器111与设置于后段的电路(未图示)的阻抗匹配。

此外，虽然在图3中省略图示，但功率放大电路30例如也可以还具备对放大器110、111供给偏置电流或者偏置电压的偏置电路。

返回到图1，在本实施方式中，驱动级的放大器110形成在半导体芯片10的电路形成区域24中x轴负方向侧的区域。功率级的放大器111形成在半导体芯片10的电路形成区域24中x轴正方向侧的区域。另外，在电路形成区域24例如设置有将形成于电路形成区域24的电路与半导体芯片10的外部电连接的电极60。此外，虽然在图1中省略功率放大电路30中除了两个放大器110、111之外的其它的构成要素的图示，但这些构成要素即可以形成在电路形成区域24内的剩余的区域或者外周区域25，或者也可以形成在半导体芯片10外。

在半导体芯片10的一个主面21上，且在主面21的外周区域25将多个第一金属40a～40f和多个第二金属50a～50f形成为与主面21相接。如图2所示，半绝缘性的化合物半导体基板20在主面21的附近的外周区域25具备具有接地电位的活性层27。多个第一金属40a～40f以及多个第二金属50a～50f均设置在外周区域25，且设置在该活性层27上。形成在外周区域25的金属的数目并不特别限定，但在本实施方式中例如分别为六个。以下，在不需要特别区分时，也将六个第一金属40a～40f称为“第一金属40”，也将六个第二金属50a～50f称为“第二金属50”。在后述的变形例的第一金属～第四金属中也相同。

第一金属40在化合物半导体基板20的主面21的俯视时，与电路形成区域24相比设置在主面21的外缘26侧。六个第一金属40a～40f配置为环状，并在相互相邻的金属之间形成缝隙，并且包围功率放大电路30。即，第一金属的数目与缝隙的数目相同。

第二金属50在化合物半导体基板20的主面21的俯视时，在功率放大电路30与第一金属40之间，配置为分别与第一金属40分离。另外，六个第二金属50在化合物半导体基板20的侧面23的俯视时，分别配置为填充第一金属40之间的缝隙。即，在化合物半导体基板20的侧面23的俯视时，在化合物半导体基板20的主面21上在整周上存在第一金属40以及第二金属50的至少任意一方。

在主面21的俯视时，配置在外侧的第一金属40的沿外缘26的各自的长度比与第一金属40相比配置在内侧的第二金属50的沿外缘26的各自的长度长。此外，沿外缘26的长度是指在化合物半导体基板20的主面21的俯视时，距离成为对象的金属最近的主面21的边延伸的方向的长度。以下，也仅将该沿外缘26的金属的长度称为“金属的长度”。

第一金属40以及第二金属50的材质并不特别限定，但例如也可以是ni、au、ge、ti、w、pt、ta等金属。通过活性层27对第一金属40以及第二金属50供给接地电位。由此，第一金属40以及第二金属50作为所谓的密封圈发挥作用。参照图4a以及图4b对密封圈的功能进行说明。

图4a以及图4b是用于说明密封圈的功能的半导体芯片的剖视图。具体而言，图4a是表示比较例的半导体芯片的结构的剖视图，图4b是表示本发明的一实施方式的半导体芯片的结构的剖视图。比较例的半导体芯片是指不具备本实施方式的半导体芯片10中的第一金属40以及第二金属50，且化合物半导体基板20不具备活性层27的构成。图4a以及图4b相当于图1所示的半导体芯片10的iv－iv线剖视图的方向。

如图4b所示，在设置在绝缘性基板200上的焊垫210之上隔着粘合膏体220载置半导体芯片10。虽然在图1中省略图示，但半导体芯片10还具备成膜为覆盖化合物半导体基板20的表面的作为保护膜的钝化膜70。

如图4a所示，在比较例的半导体芯片10x中，例如有由于从外部对化合物半导体基板20施加应力，而从化合物半导体基板20的外缘产生微裂缝300在化合物半导体基板20的表面传播并进展到内部的情况。另外，例如在通过切割将半导体芯片10x单片化时，有由于切割的冲击而从钝化膜70的端部产生钝化裂纹310的情况。并且，在设置在半导体芯片10x的外周区域的附近的电极60具有比较高的电位的情况下，在与具有接地电位的粘合膏体220之间产生电位差(参照图4a箭头320)。由于该电位差，向半导体芯片10x的水分等杂质的侵入能够加速。

另一方面，如图4b所示，本实施方式的半导体芯片10与电极60相比在外缘侧具备与化合物半导体基板20的主面21相接的第一金属40。由此，即使假设在化合物半导体基板20产生微裂缝300，或者在钝化膜70产生钝化裂纹310，也能够通过第一金属40阻止这些裂缝的发展，避免进展至化合物半导体基板20的电路形成区域。

另外，通过活性层27对第一金属40供给接地电位。由此，即使电极60具有比较高的电位，产生的电位差也限制在电极60与第一金属40之间(参照图4b箭头320)，而钝化膜70的端部保持为接地电位。因此，能够抑制起因于在半导体芯片10的端部产生的电位差的向半导体芯片10内的杂质的侵入。

特别是，本实施方式的半导体芯片10起到以下的四个效果。第一点，在半导体芯片10中，如上述那样在化合物半导体基板20的侧面23的俯视时，在化合物半导体基板20的主面21上在整周上存在第一金属40以及第二金属50的至少任意一方。由此，能够在化合物半导体基板20的主面21的俯视时的整周上，抑制上述的裂缝的进展、杂质的侵入。

第二点，在半导体芯片10中，在化合物半导体基板20的侧面23的俯视时，第一金属40a～40f分别配置为至少一部分与第二金属50a～50f的任意一个重合。即，在化合物半导体基板20的侧面23的俯视时，第一金属40a～40f与第二金属50a～50f的至少一部分重叠。由此，即使在不在与半导体芯片10的主面21的外缘26垂直的方向而倾斜地产生裂缝的情况下，也能够阻止裂缝的进展。

第三点，在半导体芯片10中，配置在外侧的第一金属40a～40f的长度比配置在内侧的第二金属50a～50f的长度长。另外，也可以除了化合物半导体基板20的电路形成区域24之外，也在外周区域25中未形成第一金属40a～40f以及第二金属50a～50f的区域形成电路。由此，例如与如图5a所示，配置在外侧的金属的长度比配置在内侧的金属的长度短的构成相比，能够较宽地确保化合物半导体基板20中能够形成电路的区域。换句话说，能够缩小芯片尺寸。

第四点，在半导体芯片10中，第一金属40a与第一金属40b之间的缝隙、以及填充该缝隙的第二金属50a位于形成在电路形成区域24的驱动级的放大器110与功率级的放大器111的沿y轴方向的分界线l1上。同样地，第一金属40c与第一金属40d之间的缝隙、以及填充该缝隙的第二金属50c也位于上述分界线l1上。另外，第一金属40e与第一金属40f之间的缝隙、以及填充该缝隙的第二金属50e位于驱动段的放大器110与功率放大电路30的其它的构成要素(未图示)的x轴方向的分界线l2上。

这里，若将第一金属40设置为包围化合物半导体基板20的主面21，则例如有驱动级的放大器110的输出信号或者功率级的放大器111的输出信号通关第一金属40绕入另一方的放大器，而放大器间的隔离降低的担心。对于这一点，在本实施方式中，通关在构成电路的要素间的分界线l1、l2的附近配置第一金属40的缝隙，能够抑制要素间的隔离的降低。

此外，在本实施方式中，在化合物半导体基板20的侧面23的俯视时，多个第二金属50分别配置为填充第一金属40之间的缝隙，但也可以多个第二金属不填充第一金属之间的缝隙的全部。即，多个第二金属的各个只要配置为在化合物半导体基板20的侧面23的俯视时，至少一部分与第一金属之间的缝隙重合即可。由此，与不设置第二金属的构成相比，能够抑制上述的裂缝的进展、杂质的侵入。

另外，虽然在本实施方式中，第一金属40以及第二金属50形成在活性层27上，并通过活性层27供给接地电位，但向第一金属40以及第二金属50供给接地电位的构成并不限定于此，例如也可以通过布线供给。在通过活性层27供给接地电位的情况下，与使用布线的情况相比能够减小半导体芯片10的尺寸。

另外，设置了第一金属、第二金属的基板并不限定于化合物半导体基板，即使是硅晶圆等半导体基板也能够得到相同的效果。

图5a～图5c是表示金属的配置的变形例的半导体芯片的俯视图。此外，在本变形例以后，省略与上述的实施方式相同的事项的记述，仅对不同点进行说明。特别是，并不按照实施方式以及变形例依次提及相同的构成所带来的相同的作用效果。在图5a～图5c中，省略除了第一金属以及第二金属之外的要素的图示。

图5a所示的半导体芯片10a与上述半导体芯片10相比，调换外侧的金属与内侧的金属的长度的关系。具体而言，本变形例的多个第二金属51与多个第一金属41相比配置在外缘26侧。由此，在半导体芯片10a中，外侧的多个第二金属51的长度比内侧的多个第一金属41的长度短。这样，外侧与内侧的金属的长度的关系并不特别限定。另外，在主面21的俯视时，填充多个第一金属41的缝隙的多个第二金属51的一部分或者全部也可以配置在电路形成区域24与第一金属41之间，也可以与第一金属41相比配置在外缘26侧。

图5b所示的半导体芯片10b的外侧的多个第一金属42的长度与内侧的多个第二金属52的长度大致相同，并且与图1所示的半导体芯片10中的第一金属40以及第二金属50相比一个金属的长度较短。在本变形例中，与第一金属42相同第二金属52也配置为环状，并在相互相邻的第二金属52之间形成缝隙，并包围电路。在化合物半导体基板20的侧面23的俯视时，配置为第一金属42之间的缝隙与第二金属52之间的缝隙不相互重合。由此，能够得到与半导体芯片10相同的效果。

图5c所示的半导体芯片10c的外侧的多个第一金属43的长度与内侧的多个第二金属53的长度大致相同，并且与图5b所示的半导体芯片10b上的第一金属42以及第二金属52相比一个金属的长度较长。在本变形例中，与第一金属43相同第二金属53也在化合物半导体基板20的主面21的俯视时的大致整周上配置金属。由此，在化合物半导体基板20的主面21的大致整周上形成双层的金属，所以与半导体芯片10、10a、10b相比能够进一步防止裂缝的进展、杂质的侵入。

图6a～图6d是表示金属的层叠结构的变形例的半导体芯片的立体图。此外，图6a～图6d所示的立体图示出与图2所示的立体图相同的方向。

图6a所示的半导体芯片10d与图2所示的半导体芯片10相比，在金属为双层结构这一点不同。具体而言，半导体芯片10d还具备层叠在第一金属40之上的第三金属44、和层叠在第二金属50之上的第四金属54。第三金属44以及第四金属54既可以分别为与第一金属40以及第二金属50相同的材质，也可以是不同的材质。此外，虽然在本变形例中，重叠双层的金属，但也可以重叠三层以上的金属。

图6b所示的半导体芯片10e与图6a所示的半导体芯片10d相比，分别在第一金属40与第三金属44之间、以及第二金属50与第四金属54之间具备通孔电极45、55。通孔电极45、55具有与第一金属40以及第二金属50相同的长度，且宽度较短。这样，也可以层叠的金属之间通过通孔电极电连接。由此，对上层的金属也供给与下层的金属相同的电位(例如，接地电位)。

图6c所示的半导体芯片10f与图6b所示的半导体芯片10e相比，代替通孔电极45、55而具备两个通孔电极46a、46b以及两个通孔电极56a、56b。两个通孔电极46a、46b设置在第一金属40与第三金属44之间。两个通孔电极56a、56b设置在第二金属50与第四金属54之间。这样，设置在下层与上层的金属之间的通孔电极的形状并不特别限定。

图6d所示的半导体芯片10g与图6a所示的半导体芯片10d相比，代替第三金属44而具备第三金属47。第三金属47遍及相互相邻的第一金属40a和第一金属40b层叠。这样，也可以层叠在下层的金属之上的上层的金属与下层的金属并不一对一地对应。另外，也可以上层的金属遍及地层叠在三个以上的下层的金属之上。或者，也可以在一个下层的金属之上层叠两个以上的上层的金属。

接下来，参照图7a以及图7b，对半导体芯片的向绝缘性基板的安装结构进行说明。此外，虽然绝缘性基板并不特别限定，但例如也可以是pcb(printedcircuitboard：印刷电路板)。

图7a是表示本发明的一实施方式的半导体芯片通过引线键合结构安装于绝缘性基板的结构的剖视图。图7b是表示本发明的一实施方式的半导体芯片通过倒装芯片结构安装于绝缘性基板的结构的剖视图。此外，对图7a以及图7b所示的构成要素中与图4b所示的构成要素对应的构成要素附加相同的附图标记并省略说明。

如图7a所示在引线键合结构中，半导体芯片10在绝缘性基板200安装为化合物半导体基板20的主面22与绝缘性基板200对置。半导体芯片10的从钝化膜70露出的电极60与设置在绝缘性基板200上的电极230通过电线400电连接。

另一方面，如图7b所示在倒装芯片结构中，半导体芯片10h在绝缘性基板200安装为化合物半导体基板20的主面21与绝缘性基板200对置。半导体芯片10h的从钝化膜70露出的凸块80a、80b与设置在绝缘性基板200上的焊垫210的电极(未图示)电连接。

另外，半导体芯片10h与半导体芯片10相比还具备接地电位层90。接地电位层90设置在化合物半导体基板20的未形成电路等的一侧的主面22上，并供给接地电位。由此，半导体芯片10h的屏蔽效果提高，能够抑制来自外部的噪声等的影响。此外，并不意图从本实施方式的半导体芯片除去不在化合物半导体基板20上设置接地电位层90的构成。

以上，对本发明的例示的实施方式进行了说明。半导体芯片10、10a～10h具备：化合物半导体基板20，其具有一对主面21、22以及设置在该一对主面之间的侧面23；电路，其设置在一对主面中的一个主面21上；多个第一金属40～43，它们设置在一个主面21上；以及多个第二金属50～53，它们设置在一个主面21上，多个第一金属40～43在一个主面21的俯视时，与电路相比在一个主面21的外缘26侧配置为环状，且在相互相邻的第一金属之间形成缝隙并包围电路，多个第二金属50～53在一个主面21的俯视时，配置在电路与多个第一金属之间或者与多个第一金属相比配置在外缘26侧，多个第二金属50～53的各个在化合物半导体基板20的侧面23的俯视时，配置为至少一部分与第一金属40～43之间的缝隙重合。由此，在化合物半导体基板20的侧面23的俯视时，在第一金属40～43的缝隙设置第二金属50～53的至少一部分，所以能够抑制裂缝的进展、杂质的侵入。

另外，在半导体芯片10、10a～10h中，多个第二金属50～53的各个在化合物半导体基板20的侧面23的俯视时，配置为填充第一金属40～43之间的缝隙。由此，在化合物半导体基板20的侧面23的俯视时，在主面21上存在第一金属40～43以及第二金属50～53的至少任意一方，所以能够进一步抑制裂缝的进展、杂质的侵入。

另外，在半导体芯片10、10a～10h中，多个第一金属40～43的各个在化合物半导体基板20的侧面23的俯视时，配置为至少一部分与多个第二金属50～53的任意一个重合。由此，即使在倾斜地产生裂缝的情况下，也能够阻止裂缝的进展。

另外，在半导体芯片10中，多个第二金属50在一个主面21的俯视时，设置电路与多个第一金属40之间，沿一个主面21的外缘26的多个第一金属40各自的长度比沿一个主面21的外缘26的多个第二金属50各自的长度长。由此，与外侧的金属的长度比内侧的金属的长度短的构成相比，能够较宽地确保能够形成电路的区域，所以能够缩小芯片尺寸。

另外，在半导体芯片10、10a～10h中，多个第一金属40～43与多个第二金属50～53均设置在化合物半导体基板20的活性层27上，并通过活性层27供给接地电位。由此，与例如使用布线的情况相比能够减小半导体芯片的尺寸。

另外，形成于半导体芯片10的功率放大电路30具备放大第一信号输出第二信号的第一放大器110、和放大第二信号输出第三信号的第二放大器111，第一金属之间的缝隙中的至少一个配置在一个主面21的俯视时的第一放大器110与第二放大器111之间的分界线l1上。由此，能够抑制要素间的隔离的降低。

另外，半导体芯片10h还具备设置在化合物半导体基板20的一对主面中的另一个主面22上的接地电位层90，化合物半导体基板20通过倒装芯片结构，在绝缘性基板200接合为一个主面21与绝缘性基板200对置。由此，半导体芯片10h的屏蔽效果提高，能够抑制噪声等的影响。

以上说明的各实施方式是为了使本发明的理解变得容易的实施方式，并不对本发明进行限定解释。本发明能够在不脱离其主旨的范围内，进行变更或者改进，并且在本发明也包含有其等效物。即，只要具备本发明的特征，则本领域技术人员适当地对各实施方式施加设计变更后的实施方式也包含于本发明的范围。例如，各实施方式具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示的内容而能够适当地变更。另外，只要在技术上可能则能够将各实施方式具备的各要素组合，只要包含本发明的特征则将这些要素组合后的实施方式也包含于本发明的范围。

附图标记说明

10、10a～10h、10x…半导体芯片，20…化合物半导体基板，21、22…主面，23…侧面，24…电路形成区域，25…外周区域，26…外缘，27…活性层，30…功率放大电路，40、40a～40f、41～43…第一金属，44、47…第三金属，45、46a、46b…通孔电极，50、50a～50f、51～53…第二金属，54…第四金属，55、56a、56b…通孔电极，60…电极，70…钝化膜，80a，80b…凸块，90…接地电位层，110…放大器(第一放大器)，111…放大器(第二放大器)，120～122…匹配电路，200…绝缘性基板，210…焊垫，220…粘合膏体，230…电极，300…微裂缝，310…钝化裂纹，400…电线，l1、l2…分界线，o…中心。