智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管的制作方法

本发明涉及一种智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管。

背景技术：

光电二极管可以被用于探测光信号，在照相机的测光器、烟雾探测器以及各种光通信设备中均有应用。所有类型的光电二极管都可以用来检测突发的光照，或者探测同一电路系统内部的发光。光电二极管常常和发光器件(通常是发光二极管)被合并在一起组成个模块，这个模块常被称为光电耦合元件。这样就能通过分析接收到光照的情况来分析外部机械元件的运动情况(例如光斩波器)。光电二极管另外一个作用就是在模拟电路以及数字电路之间充当中介，这样两段电路就可以通过光信号耦合起来，这可以提高电路的安全性。在科学研究和工业中，光电二极管常常被用来精确测量光强，因为它比其他光导材料具有更良好的线性。在医疗应用设备中，光电二极管也有着广泛的应用，例如x射线计算机断层成像以及脉搏探测器。

硅基apd型光电二极管，是指雪崩型光电二极管，利用二极管内部发生雪崩击穿的机制实现光电转换作用，由于具有很高的内部增益和高的信号带宽，在光通信系统、光学测距系统、光互联系统以及快速光电自动控制领域中均有着广泛的应用。

在光空间传送和光纤通信等信息通信设备中，光电二极管经常作为光传感器使用。近年来，信息通信设备的发展出现了信息的多量处理化以及光速处理化的趋势，因而要求使用的光电二极管的响应高速化。

现有的光电二极管包括以下类别：

一、pn结型光电二极管：

图1是pn结型光电二极管的能带图，图2是它的器件结构图。当光子能量大于硅的带隙(e)的光照射到pn结上时，如图1所示，光在硅晶体中可以产生光生电子-空穴对。这些电子和空穴由于pn结区所存在的浓度梯度而扩散，到达耗尽层后被电场加速，电子向n型区移动，而空穴向p型区移动。其结果是，当pn结的两端开路时，会产生在n型区为负，p型区为正的开路电压voc。如果pn结两端连接负载，则有电流流过，这个电流是由pn结的光生电动势产生的。

光电二极管的灵敏度因光的波长而异，波长越短，越容易在距表面近的地方(浅的区域)被有效吸收。因此对于长波长的光来说，为了提高它的灵敏度，应该将pn结形成在距表面远的地方(深的区域)。而为了提高短波长的光的灵敏度，pn结应该形成在硅表面附近。

二、pin型光电二极管：

为了改善pn型光电二极管的频率响应特性，设法减小载流子扩散时间和结电容，人们制成了一种在p区和n区之间相隔一个本征层的pin光电二极管。

pin光电二极管的结构如图3所示，其电场分布如图4所示。从图可见，本征层首先是个高电场区。这是因为本征材料的电阻率很高，因此，反偏电场主要集中在这一区域。高的电阻使暗电流明显减小。在这里产生的光生电子一空穴对将立即被电场分离，并作快速漂移运动。本征层的引入明显地增大了p+区的耗尽层厚度。这有利于缩短载流子的扩散过程。耗尽层的加宽也明应地减小了结电容，从而使电路时间常数减小。由于光谱响应的长波区，硅材料的吸收系数明显减小，所以耗尽层的加宽还有利于对长波区光辐射的吸收。这样，pin结构又提供了较大的灵敏度，有利于量子效率的改善。

三、apd型光电二极管：

基于载流子雪崩效应而提供电流内增益的光电二极管称为雪崩光电二极管(apd)。apd光电二极管是在pin基础上发展起来的。普通的pn光电二极管和pin光电二极管是没有内增益的光电探测器，而在光探测系统的实际应用中，大多是对微弱光信号进行探测，采用具有内增益的光探测器将有助于对微弱光信号的探测。apd光电二极管是具有内增益的光电探测器。它是利用光生载流子在高电场区内的雪崩效应而获得光电流增益的，它具有灵敏度高、响应快等优点。

随着光电通信系统的不断发展，传统的分立式光电二极管已经很难再满足需求。光电二极管在具备高响应度和高灵敏度等特性的同时，要向高集成度和小型化发展。传统的分立式光电二极管不仅体积大，而且为了提高其光电探测性能，满足高响应度和高灵敏度的要求，常常采用一些特殊的工艺(如soi衬底)或者特殊的半导体材料(ge、ingaas、inp、gan、hgcdte等)。这不仅使其制造成本高，还使其无法与后面处理电信号的cmos电路集成在一起。

雪崩光电二极管工作时需要在反向偏置状态，如何在较高的反向偏压下，保护器件不被击穿损毁，需要设计合适的保护结构来避免。衬底中的慢扩散光生载流子以及寄生电容会对雪崩光电二极管的速度产生负面影响。

高灵敏光耦隔离芯片如今应用比较广泛，因此寻求一种智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，解决上述的传统的一些技术问题显得也极为迫切。

技术实现要素：

本发明的目的在于克服上述问题，设计了一种智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，其兼容标准cmos工艺，可与cmos电路集成，可用于红外及可见光(300nm至950nm)波长的光电探测系统中。此结构在兼容cmos工艺的同时，实现了较高的内部增益，达到了良好的光电探测性能指标，具有体积小、灵敏度高、响应速度快和带宽大等优点。

为了解决上述技术问题，本发明提供了如下的技术方案：

一种智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，其特征在于它包括基板，所述基板内设置有深n阱、第一p阱以及第二p阱，

所述深n阱的横截面形状为山字形，所述深n阱包括底部的横段以及横段上向上伸出的三个竖段，三个竖段从左向右分别为第一竖段、第二竖段、第三竖段，

所述基板的顶面设置有纵向的六道浅沟道隔离区，六道浅沟道隔离区从左至右依次平行布置，六道浅沟道隔离区从左至右分别为第一浅沟道隔离区、第二浅沟道隔离区、第三浅沟道隔离区、第四浅沟道隔离区、第五浅沟道隔离区以及第六浅沟道隔离区，

第一竖段的左右两侧分别为第一浅沟道隔离区和第二浅沟道隔离区，第二竖段的左右两侧分别为第三浅沟道隔离区和第四浅沟道隔离区，第三竖段的左右两侧分别为第五浅沟道隔离区和第六浅沟道隔离区，且第一p阱位于第二浅沟道隔离区和第三浅沟道隔离区之间，第二p阱位于第四浅沟道隔离区和第五浅沟道隔离区之间，第一p阱的顶面设置有第一p+层，第二p阱的顶面设置有第二p+层，第一p+层以及第二p+层上接阳极电极，深n阱的三个竖段的顶面设置有n+层，n+层上接阴极电极。

作为一种优选，基板的掺杂浓度为10¹⁴-10¹⁵/cm³，深n阱的掺杂浓度为5*10¹⁴至5*10¹⁶/cm³，第一p阱以及第二p阱的掺杂浓度为10¹⁵至10¹⁸/cm³。

作为一种优选，第一浅沟道隔离区、第二浅沟道隔离区、第三浅沟道隔离区、第四浅沟道隔离区、第五浅沟道隔离区以及第六浅沟道隔离区的纵向尺寸和横向尺寸比例均为5：1。

作为一种优选，所述深n阱的横向尺寸为2微米至200微米，所述深n阱的纵向尺寸为0.5微米至20微米之间。

作为一种优选，所述深n阱的横向尺寸是20微米，所述深n阱的深度为0.5微米至2微米，典型值是1.2微米，第一竖段的宽度为0.5微米至2微米，典型值是1微米，第二竖段的宽度为0.5微米至2.5微米，典型值是1.5微米，第三竖段的宽度为0.5微米至2微米，典型值是1微米，第一浅沟道隔离区、第二浅沟道隔离区、第三浅沟道隔离区、第四浅沟道隔离区、第五浅沟道隔离区以及第六浅沟道隔离区的宽度均为0.05微米至0.25微米，典型值是0.15微米，第一p阱和第二p阱的宽度均为2微米至10微米，典型值是6微米，第一p阱和第二p阱的深度均为0.25微米至0.75微米，典型值是0.46微米。

本发明的有益效果：

本发明一种雪崩光电二极管，其结构兼容标准cmos工艺，可与cmos电路集成，可用于红外及可见光(300nm至950nm)波长的光电探测系统中。此结构在兼容cmos工艺的同时，实现了较高的内部增益，达到了良好的光电探测性能指标，具有体积小、灵敏度高、响应速度快和带宽大等优点。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。

图1为pn结型光电二极管的能带图。

图2为pn结型光电二极管的器件结构图。

图3为pin型光电二极管的结构图。

图4为pin型光电二极管的电场分布图。

图5为本发明智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管的示意图。

图6为本发明智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管的响应度示意图。

图7为本发明智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管的雪崩增益示意图。

图8为本发明智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管的工作带宽示意图。

其中

其中：

基板1，

深n阱2、横段201、第一竖段202、第二竖段203、第三竖段204，

第一p阱3，

第二p阱4，

浅沟道隔离区5、第一浅沟道隔离区501、第二浅沟道隔离区502、第三浅沟道隔离区503、第四浅沟道隔离区504、第五浅沟道隔离区505、第六浅沟道隔离区506，

第一p+层6，

第二p+层7，

阳极电极8，

n+层9，

阴极电极10。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图5所示，一种智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，它使用标准cmos工艺设计，不需要任何特殊的定制工艺或特殊衬底和材料，主要用于红外及可见光(300nm至950nm)波长的光电探测系统中。

所述智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，包括基板1，所述基板1内设置有深n阱2、第一p阱3以及第二p阱4，基板1的导电类型是p型，掺杂浓度为10¹⁴-10¹⁵/cm³，深n阱2的掺杂浓度为5*10¹⁴至5*10¹⁶/cm³，第一p阱3以及第二p阱4的掺杂浓度为10¹⁵至10¹⁸/cm³。

所述深n阱2的横向尺寸为2微米至200微米，这里的典型值是20微米，下列的一些其他的具体尺寸是根据深n阱2的横向尺寸为20微米的设定值相互对应的一个实施例，所述深n阱2的纵向尺寸为0.5微米至20微米之间，所述深n阱2的深度为1.2微米，所述深n阱2的横截面形状为山字形，所述深n阱2包括底部的横段201以及横段201上向上伸出的三个竖段，三个竖段从左向右分别为第一竖段202、第二竖段203、第三竖段204，第一竖段202的宽度为1微米，第二竖段203的宽度为1.5微米，第三竖段204的宽度为1微米，所述基板1的顶面设置有纵向的六道浅沟道隔离区(sti)5，六道浅沟道隔离区5从左至右依次平行布置，六道浅沟道隔离区5从左至右分别为第一浅沟道隔离区501、第二浅沟道隔离区502、第三浅沟道隔离区503、第四浅沟道隔离区504、第五浅沟道隔离区505以及第六浅沟道隔离区506，第一浅沟道隔离区501、第二浅沟道隔离区502、第三浅沟道隔离区503、第四浅沟道隔离区504、第五浅沟道隔离区505以及第六浅沟道隔离区506的宽度均为0.15微米，第一浅沟道隔离区501、第二浅沟道隔离区502、第三浅沟道隔离区503、第四浅沟道隔离区504、第五浅沟道隔离区505以及第六浅沟道隔离区506的纵向尺寸和横向尺寸比例均为5：1，第一竖段202的左右两侧分别为第一浅沟道隔离区501和第二浅沟道隔离区502，第二竖段203的左右两侧分别为第三浅沟道隔离区503和第四浅沟道隔离区504，第三竖段203的左右两侧分别为第五浅沟道隔离区505和第六浅沟道隔离区506，且第一p阱3位于第二浅沟道隔离区502和第三浅沟道隔离区503之间，第二p阱4位于第四浅沟道隔离区504和第五浅沟道隔离区505之间，第一p阱3的顶面设置有第一p+层6，第二p阱4的顶面设置有第二p+层7，第一p+层6以及第二p+层7上接阳极电极8，深n阱2的三个竖段的顶面设置有n+层9，n+层9上接阴极电极10。第一p阱3和第二p阱4的宽度均为6微米，第一p阱3和第二p阱4的深度均为0.46微米。

其中第一p阱3和第二p阱4分别和深n阱2所形成的pn结是雪崩光电二极管工作的主要结构。

雪崩光电二极管(apd)利用了载流子的雪崩倍增效应来放大光电信号以提高检测的灵敏度，其基本结构容易产生雪崩倍增效应。

工作时的雪崩原理如下：进入耗尽区内的光生电子被雪崩电场加速，获得很高的动能。与晶格上的原子发生冲击碰撞而使原子电离，产生出新的电子、空穴对。新空穴又被雪崩电场反向加速而获得很高的动能，在穿越途中再次与晶格上的原子发生碰撞并使原子电离，产生出又一个新电子—空穴对。新生的电子又被雪崩电场反向加速，上述过程反复进行，使pn结内的电流急剧增大，从而使apd自身产生电流增益的效果，实现高灵敏度的特性。

本发明通过设计合理的pn结深度，适当的杂质掺杂浓度，可以大大提高光吸收效率，提升响应度。第一p阱3和第二p阱4的结构，通过增加局部的掺杂浓度，达到减小pn结寄生电容的目的。通过减少寄生电容，可以提高器件工作的频率，达到提高频率带宽的目的。浅沟道隔离区5隔离可以使雪崩光电二极管器件承受更大的反向电压而不被击穿，增加雪崩电场的强度，增大雪崩增益，提升灵敏度。基板1接地或者接负电位，可以吸收基板衬底中慢扩散光生载流子的影响，增大雪崩光电二极管的带宽。

根据上述的实施例设计的雪崩光电二极管可以承受更高的反向偏置电压，具有更高的光吸收率、更高的灵敏度以及更大的带宽。参见图6-图8，实现了0.56a/w的响应度，雪崩增益达到了23db，工作带宽为8.4ghz。

而目前常规adp器件的主要指标：响应度为0.2至0.5a/w之间，雪崩增益小于21db，工作带宽小于5ghz，本发明所达到的指标均有明显的提高。

该智能高灵敏光耦隔离芯片传感前端用的光电雪崩二极管，可以将雪崩光电二极管生产工序整合至cmos工序中，因此本发明设计了一种兼容标准cmos工艺的雪崩光电二极管，具有较高的内部增益，实现了良好的光电检测性能，可以与cmos电路高度集成实现小型化的光电探测集成电路。

以上为本发明较佳的实施方式，本发明所属领域的技术人员还能够对上述实施方式进行变更与修改，因此，本发明并不局限于上述的具体实施方式，凡是本领域技术人员在本发明的基础上所作的任何显而易见的改进、替换或变型均属于本发明的保护范围。