芯片封装结构及其制作方法与流程

1.本发明涉及一种封装结构及其制作方法，尤其涉及一种芯片封装结构及其制作方法。


背景技术：

2.在扇出型面板级封装(fan-out panel level package,foplp)的制作过程中，若是先制作重配置线路层于基板上，则线路增层结构是由粗线路增层至细线路。由于是使用液态介电材料来作为绝缘层，因此于涂布增层后，易造成表面不平整，进而导致接垫的共平面性大于10微米，而无法使经由巨量转移过来的微型发光二极管芯片顺利地组装于基板的接垫上。


技术实现要素：

3.本发明是针对一种芯片封装结构，具有较佳的结构可靠度。
4.本发明还针对一种芯片封装结构的制作方法，用以制作上述的芯片封装结构，具有较佳的制程良率。
5.根据本发明的实施例，芯片封装结构的制作方法，其包括以下步骤。提供载板。载板上已形成有第一图案化线路层以及覆盖第一图案化线路层与载板的第一介电层。形成平坦结构层于第一介电层上。形成第二介电层于第一介电层上且覆盖平坦结构层与部分第一介电层。形成第二图案化线路层于第二介电层上。第二图案化线路层包括多个接垫。平坦结构层于载板上的正投影重叠于接垫于载板上的正投影。配置多个芯片于接垫上。形成封装胶体以覆盖第二介电层且包覆芯片与接垫。
6.在根据本发明的实施例的芯片封装结构的制作方法中，还包括：于形成平坦结构层于第一介电层上之前，形成至少一第一开口于第一介电层。第一开口暴露出部分第一图案化线路层。形成至少一第一导电通孔于至少一第一开口内。至少一第一导电通孔与第一图案化线路层电性连接。于形成第二介电层以覆盖于平坦结构层上之后，且于形成第二图案化线路层于第二介电层上之前，形成至少一第二开口于第二介电层。第二开口暴露出部分平坦结构层。形成至少一第二导电通孔于第二开口内，其中第二导电通孔与平坦结构层电性连接。
7.在根据本发明的实施例的芯片封装结构的制作方法中，平坦结构层包括彼此分离的多个平坦结构部。平坦结构部至少其中的一个与第一导电通孔及第二导电通孔电性连接。芯片通过接垫与第二导电通孔电性连接。
8.在根据本发明的实施例的芯片封装结构的制作方法中，平坦结构层于载板上的正投影面积等于或大于接垫于载板上的正投影面积。
9.在根据本发明的实施例的芯片封装结构的制作方法中，还包括：于形成第二图案化线路层于第二介电层上之后，且于配置芯片于接垫上之前，形成表面处理层于第二图案化线路层上。
10.在根据本发明的实施例的芯片封装结构的制作方法中，芯片包括至少一红色微型发光元件、至少一绿色微型发光元件以及至少一蓝色微型发光元件。
11.在根据本发明的实施例的芯片封装结构的制作方法中，接垫的共平面性(coplanarity)小于0.5微米。
12.根据本发明的实施例，芯片封装结构，其包括载板、第一介电层、平坦结构层、第二介电层、第二图案化线路层、多个芯片以及封装胶体。第一图案化线路层配置于载板上。第一介电层覆盖第一图案化线路层与载板。平坦结构层配置于第一介电层上。第二介电层配置于第一介电层上且覆盖平坦结构层与部分第一介电层。第二图案化线路层配置于第二介电层上，且包括多个接垫。平坦结构层于载板上的正投影重叠于接垫于载板上的正投影。芯片配置于接垫上。封装胶体覆盖第二介电层且包覆芯片与接垫。
13.在根据本发明的实施例的芯片封装结构中，还包括：至少一第一导电通孔以及至少一第二导电通孔。第一介电层具有至少一第一开口，而第一导电通孔位于第一开口内，其中第一导电通孔与第一图案化线路层电性连接。第二介电层具有至少一第二开口，而第二导电通孔位于第二开口内，其中第二导电通孔与平坦结构层电性连接。
14.在根据本发明的实施例的芯片封装结构中，平坦结构层包括彼此分离的多个平坦结构部。平坦结构部至少其中的一个与第一导电通孔及第二导电通孔电性连接。芯片通过接垫与第二导电通孔电性连接。
15.在根据本发明的实施例的芯片封装结构中，平坦结构层于载板上的正投影面积等于或大于接垫于载板上的正投影面积。
16.在根据本发明的实施例的芯片封装结构中，还包括：表面处理层，配置于第二图案化线路层上。
17.在根据本发明的实施例的芯片封装结构中，芯片包括至少一红色微型发光元件、至少一绿色微型发光元件以及至少一蓝色微型发光元件。
18.在根据本发明的实施例的芯片封装结构中，接垫的共平面性小于0.5微米。
19.综上所述，在本发明的芯片封装结构的设计中，平坦结构层于载板上的正投影重叠于接垫于载板上的正投影。即，于接垫下方设置平坦结构层，以利于控制第二介电层的平整性，进而得到后续共平面性的组装接垫，可提高后续芯片与接垫对接时的良率。如此一来，本发明的芯片封装结构可具有较佳的结构可靠度。
附图说明
20.图1a至图1h是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图；
21.图2是图1g中的芯片、接垫及平坦结构层的局部俯视示意图；
22.图3是依照本发明的一实施例的一种芯片封装结构的剖面示意图；
23.图4是依照本发明的另一实施例的一种芯片封装结构的剖面示意图。
24.附图标记说明
25.100、100a、100b:芯片封装结构
26.110:载板
27.112:表面
28.120:第一图案化线路层
29.125:第一导电通孔
30.127:第二导电通孔
31.130:第一介电层
32.132:第一开口
33.135:第二介电层
34.137:第二开口
35.140、140a、140b:平坦结构层
36.142、142b、144:平坦结构部
37.150:第二图案化线路层
38.152:接垫
39.155:表面处理层
40.160a、160b、160c:芯片
41.170:封装胶体。
具体实施方式
42.现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
43.图1a至图1h是依照本发明的一实施例的一种芯片封装结构的制作方法的剖面示意图。图2是图1g中的芯片、接垫及平坦结构层的局部俯视示意图。
44.关于本实施例的芯片封装结构的制作方法，首先，请先参考图1a，提供载板110，其中载板110例如印刷电路板或没有电性功能的暂时基板，但不以此为限。
45.接着，请再参考图1a，形成第一图案化线路层120于载板110上，其中第一图案化线路层120位于载板110的表面112上，且暴露出部分表面112。
46.接着，请参考图1b，形成第一介电层130于载板110的表面112上，其中第一介电层130覆盖第一图案化线路层120与载板110的部分表面112。此处，第一介电层130例如是通过液态介电材料以涂布的方式形成在载板110上。
47.接着，请再参考图1b，形成至少一第一开口(示意地示出二个第一开口132)于第一介电层130，其中第一开口132暴露出部分第一图案化线路层120。
48.接着，请参考图1c，形成至少一第一导电通孔(示意地示出二个第一导电通孔125)于第一开口132内，其中第一导电通孔125与第一图案化线路层120电性连接。
49.接着，请再参考图1c，形成平坦结构层140于第一介电层130上，其中平坦结构层140覆盖第一导电通孔127以及部分第一介电层130。此处，平坦结构层140包括彼此分离的多个平坦结构部142、144，其中平坦结构部142、144至少其中的一个与第一导电通孔125电性连接。也就是说，平坦结构层140可视为图案化平坦结构层。
50.接着，请参考图1d，形成第二介电层135于第一介电层130上，其中第二介电层135覆盖平坦结构层140与部分第一介电层130。此处，第一介电层130例如是通过液态介电材料以涂布的方式形成在载板110上。
51.接着，请再参考图1d，形成至少一第二开口(示意地示出二个第二开口137)于第二
介电层135，其中第二开口137暴露出部分平坦结构层140。
52.接着，请参考图1e，形成至少一第二导电通孔(示意地示出三个第二导电通孔127)于第二开口137内，其中第二导电通孔127与平坦结构层140电性连接。如图1e所示，本实施例的平坦结构部142、144至少其中的一个与第一导电通125及第二导电通孔127电性连接，但不以此为限。
53.接着，请再参考图1e，形成第二图案化线路层150于第二介电层135上，其中第二图案化线路层150包括多个接垫152。特别是，平坦结构层140于载板110上的正投影重叠于接垫152于载板110上的正投影。于一实施例中，平坦结构层140的材质可与第一图案化线路层120的材质与第二图案化线路层150的材质相同。
54.请同时参考图1e与图2，由于本实施例是于接垫152下方设置平坦结构层140，因此可有效地控制第二介电层135的平整性，进而得到较佳共平面性的接垫152，可提高后续芯片160a、160b、160c(请参考图1g)与接垫152对接时的良率。较佳地，本实施例的接垫152的共平面性(coplanarity)小于0.5微米。此处，平坦结构层140于载板110上的正投影面积大于接垫152于载板110上的正投影面积，但不以此为限。
55.接着，请参考图1f，形成表面处理层155于第二图案化线路层150上，其中表面处理层155覆盖第二图案化线路层150，且与第二图案化线路层150共形设置。
56.之后，请参考图1g，配置多个芯片160a、160b、160c、于接垫152上，其中芯片160a、160b、160c通过接垫152与第二导电通孔127电性连接。此处，芯片160a例如为红色微型发光元件，而芯片160b例如为绿色微型发光元件，且芯片160c例如为蓝色微型发光元件，但不以此为限。
57.最后，请参考图1h，形成封装胶体170以覆盖第二介电层135且包覆芯片160a、160b、160c与接垫152。至此，已完成芯片封装结构100的制作。
58.在结构上，请再参考图1h，本实施例的芯片封装结构100包括载板110、第一介电层130、平坦结构层140、第二介电层135、第二图案化线路层150、多个芯片160a、160b、160c以及封装胶体170。第一图案化线路层120配置于载板110上。第一介电层130覆盖第一图案化线路层120与载板110。平坦结构层140配置于第一介电层130上，其中平坦结构层140包括彼此分离的平坦结构部142、144。第二介电层135配置于第一介电层130上且覆盖平坦结构层140与部分第一介电层130。第二图案化线路层150配置于第二介电层135上，且包括多个接垫152。特别是，平坦结构层140于载板110上的正投影重叠于接垫152于载板110上的正投影。此处，平坦结构层140于载板110上的正投影面积大于接垫152于载板110上的正投影面积。芯片160a、160b、160c配置于接垫152上，其中芯片160a例如为红色微型发光元件，而芯片160b例如为绿色微型发光元件，且芯片160c例如为蓝色微型发光元件，但不以此为限。封装胶体170覆盖第二介电层135且包覆芯片160a、160b、160c与接垫152。
59.再者，本实施例的芯片封装结构100还包括第一导电通孔125以及第二导电通孔127。第一介电层130具有第一开口132，而第一导电通孔125位于第一开口132内，其中第一导电通孔125与第一图案化线路层120电性连接。第二介电层135具有第二开口137，而第二导电通孔127位于第二开口137内，其中平坦结构部142、144与第一导电通孔125及第二导电通孔127电性连接。芯片160a、160b、160c通过接垫152、第二导电通孔127、平坦结构部142、144、第一导电通孔125而与第一图案化线路层120电性连接。此外，本实施例的芯片封装结
构100还包括表面处理层155，其中表面处理层155配置于第二图案化线路层150上。
60.简言之，由于本实施例的平坦结构层140于载板110上的正投影重叠于接垫152于载板110上的正投影。即，于接垫152下方设置平坦结构层140，以利于控制第二介电层135的平整性，进而得到后续共平面性的组装接垫152，可提高后续芯片160a、160b、160c与接垫152对接时的良率。如此一来，本实施例的芯片封装结构100可具有较佳的结构可靠度。此外，在本实施例的芯片封装结构100的制作方法中，无需转板程序，因而可简化制程步骤且具有较佳的制程良率及较低的生产成本。
61.在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
62.图3是依照本发明的一实施例的一种芯片封装结构的剖面示意图。请同时参考图1h以及图3，本实施例的芯片封装结构100a与图1h的芯片封装结构100相似，两者的差异在于：本实施例的平坦结构层140a于载板110上的正投影面积大于接垫152于载板110上的正投影面积。此处，平坦结构层140a为连续结构层。
63.图4是依照本发明的另一实施例的一种芯片封装结构的剖面示意图。请同时参考图1h以及图4，本实施例的芯片封装结构100b与图1h的芯片封装结构100相似，两者的差异在于：本实施例的平坦结构层140b于载板110上的正投影面积等于接垫152于载板110上的正投影面积。此处，平坦结构层140b包括彼此分离的多个平坦结构部142b，其中平坦结构部142b以一对一的方式与接垫152对应设置。意即，平坦结构层140b可视为图案化平坦结构层。
64.综上所述，在本发明的芯片封装结构的设计中，平坦结构层于载板上的正投影重叠于接垫于载板上的正投影。即，于接垫下方设置平坦结构层，以利于控制第二介电层的平整性，进而得到后续共平面性的组装接垫，可提高后续芯片与接垫对接时的良率。如此一来，本发明的芯片封装结构可具有较佳的结构可靠度。
65.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。