一种集成TJBS的碳化硅UMOSFET器件的制作方法

本发明属于半导体技术领域，具体涉及一种集成tjbs的碳化硅umosfet器件。

背景技术：

近年来，随着电力电子系统的不断发展，对系统中的功率器件提出了更高的要求。硅(si)基电力电子器件由于材料本身的限制已无法满足系统应用的要求，碳化硅(sic)材料作为第三代半导体材料的代表，在诸多特性上均远好于硅材料。碳化硅mosfet(metal-oxide-semiconductorfield-effecttransistor，金氧半场效晶体管)器件作为近些年商业化的器件，在导通电阻、开关时间、开关损耗和散热性能等方面，均有着替代现有igbt((insulatedgatebipolartransistor，绝缘栅双极型晶体管)的巨大潜力。

垂直结构的umosfet相对于横向结构的mosfet，具有导通电阻小，元胞尺寸小的优点，具有广阔的应用前景。但是，由于碳化硅材料的禁带宽度较大，碳化硅umosfet器件内部集成的寄生pin二极管开启电压大多在3v左右，无法为器件本身提供续流作用，导致碳化硅umosfet器件内部本身的续流能力较弱。因此，在全桥等电力电子系统应用中，经常要反并联一个额外的肖特基二极管作为续流二极管使用，大大增加了电路系统的复杂程度和成本。另外，在阻断模式下，由于栅槽拐角处柵氧的强电场会引发一系列可靠性问题。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种集成tjbs的碳化硅umosfet器件。本发明要解决的技术问题通过以下技术方案实现：

本发明提供了一种集成tjbs的碳化硅umosfet器件，包括：

n+衬底区；

n-外延区，设置在所述n+衬底区上；

p-阱区，设置在所述n-外延区上；

n+注入区，设置在所述p-阱区上；

第一p+注入区，位于所述n-外延区内部，所述第一p+注入区内设置有第一沟槽；

第二p+注入区，位于所述n-外延区内部，且与所述第一p+注入区间隔设置，所述第二p+注入区内设置有第二沟槽；

栅极，与所述p-阱区和所述n+注入区相邻设置，且部分位于所述n-外延区和所述第一p+注入区的内部，所述栅极的深度小于所述第一p+注入区的深度；

源极，设置在所述p-阱区和所述n+注入区的侧壁、以及所述n+注入区、所述第一p+注入区、所述n-外延区和所述第二p+注入区上，所述源极与所述n-外延区的界面为肖特基接触；

漏极，设置在所述n+衬底区下表面。

在本发明的一个实施例中，所述源极与所述p-阱区、所述n+注入区、所述第一p+注入区、所述第二p+注入区的界面为欧姆接触。

在本发明的一个实施例中，所述第二p+注入区的深度与所述第一p+注入区的深度一致。

在本发明的一个实施例中，所述栅极包括栅槽和设置在所述栅槽内部的栅极层，所述栅槽内壁与所述栅极层之间设置有栅介质层。

在本发明的一个实施例中，所述栅槽的深度为0.7μm-2μm，宽度为0.5μm-2μm。

在本发明的一个实施例中，所述p-阱区的深度为0.3μm-1.0μm，宽度为0.3μm-1.0μm，所述p-阱区为高斯掺杂，表面掺杂浓度为5×10¹⁶cm^-3，峰值掺杂浓度为5×10¹⁸cm^-3，所述n+注入区的深度为0.1μm-0.5μm，宽度0.3μm-1μm，掺杂浓度为1×10¹⁹-1×10²⁰cm^-3。

在本发明的一个实施例中，所述第一p+注入区和所述第二p+注入区的深度为1.7μm-5μm，掺杂浓度为1×10¹⁹-1×10²⁰cm^-3，所述第一p+注入区的宽度为1.2μm-1.5μm，所述第二p+注入区的宽度为0.5μm-1μm。

在本发明的一个实施例中，所述栅极位于所述第一p+注入区内部的宽度为0.2μm-0.7μm。

在本发明的一个实施例中，所述第一p+注入区和所述第二p+注入区之间的间距为1.5μm-5μm。

在本发明的一个实施例中，所述第一沟槽和所述第二沟槽的深度为0.3μm-2.3μm，宽度为0.5μm-1.5μm。

与现有技术相比，本发明的有益效果在于：

1、本发明的集成tjbs的碳化硅umosfet器件，在器件内集成的肖特基二极管结构中，引入沟槽结构，从而在提升器件续流能力的同时，防止肖特基接触面积过大而浪费器件的元胞面积，降低了器件的制备成本。

2、本发明的集成tjbs的碳化硅umosfet器件，在第一p+注入区和第二p+注入区中引入沟槽结构，使得第一p+注入区和第二p+注入区的深度增加，可以有效降低肖特基接触区域的表面电场，有效降低了肖特基二极管的阻断泄漏电流，提升了器件的抗雪崩能力，降低了器件功耗，提升了器件性能。

3、本发明的集成tjbs的碳化硅umosfet器件，第一p+注入区和第二p+注入区的深度大于栅槽深度，且第一p+注入区包围部分栅槽，可以有效度降低栅槽拐角处的电场，进一步改善器件的击穿特性。

4、本发明的集成tjbs的碳化硅umosfet器件，在经过刻蚀形成的较薄的n-外延区表面导入沟槽结构，使得第一p+注入区和第二p+注入区的深度大大增加，可以有效降低肖特基接触区域的表面电场，从而降低肖特基二极管的阻断泄漏电流，进一步地降低了器件的功耗。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明实施例提供的一种集成tjbs的碳化硅umosfet器件的结构示意图；

图2a-图2i是本发明实施例提供的一种集成tjbs的碳化硅umosfet器件的工艺示意图。

1-n+衬底区；2-n-外延区；3-p-阱区；4-n+注入区；5-第一p+注入区；6-第一沟槽；7-第二p+注入区；8-第二沟槽；9-源极；10-漏极；11-栅槽；12-栅极层；13-栅介质层。

具体实施方式

为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种集成tjbs的碳化硅umosfet器件进行详细说明。

有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。

实施例一

请参见图1，图1是本发明实施例提供的一种集成tjbs(trenchedjunctionbarrierschottky，沟槽结势垒肖特基)的碳化硅umosfet器件的结构示意图。如图所示，本实施例的集成tjbs的碳化硅umosfet器件，包括：

n+衬底区1；

n-外延区2，设置在n+衬底区1上；

p-阱区3，设置在n-外延区2上；

n+注入区4，设置在p-阱区3上；

第一p+注入区5，位于n-外延区2内部，第一p+注入区5内设置有第一沟槽6；

第二p+注入区7，位于n-外延区2内部，且与第一p+注入区5间隔设置，第二p+注入区7内设置有第二沟槽8；

栅极，与p-阱区3和n+注入区4相邻设置，且部分位于n-外延区2和第一p+注入区5的内部，栅极的深度小于第一p+注入区5的深度；

源极9，设置在p-阱区3和n+注入区4的侧壁、以及n+注入区4、第一p+注入区5、n-外延区2和第二p+注入区7上，源极9与n-外延区2的界面为肖特基接触；

漏极10，设置在n+衬底区1下表面。

具体地，源极9覆盖p-阱区3、n+注入区4侧表面、部分n+注入区4的上表面、第一沟槽6的内表面、第二沟槽8的内表面、第一p+注入区5和第二p+注入区7之间的n-外延区2的上表面、第二p+注入区7的上表面、以及第一p+注入区5靠近第二p+注入区7一侧的上表面。

在本实施例中，源极9与p-阱区3、n+注入区4、第一p+注入区5、第二p+注入区7的界面为欧姆接触。

在本实施例中，栅极包括栅槽11和设置在栅槽11内部的栅极层12，栅槽11内壁与栅极层12之间设置有栅介质层13。第二p+注入区7的深度与第一p+注入区5的深度一致。即就是第一p+注入区5和第二p+注入区7的深度均大于栅槽11的深度。

在本实施例中，肖特基接触位于第一p+注入区5和第二p+注入区7之间，即相应的沟槽结势垒肖特基二极管位于mosfet器件中两个相邻的源极(第一p+注入区5和第二p+注入区7)之间。而且在器件内集成的肖特基二极管结构中，引入沟槽结构(第一沟槽6和第二沟槽8)，从而在提升器件续流能力的同时，防止肖特基接触面积过大而浪费器件的元胞面积，降低了器件的制备成本。

进一步地，由于在第一p+注入区5和第二p+注入区7中引入沟槽结构，使得第一p+注入区5和第二p+注入区7的深度增加，可以有效降低肖特基接触区域的表面电场，有效降低了肖特基二极管的阻断泄漏电流，提升了器件的抗雪崩能力，降低了器件功耗，提升了器件性能。

在本实施例中，设置的第一p+注入区5和第二p+注入区7的深度大于栅槽11(即栅极)的深度，且第一p+注入区5包围部分栅槽11，可以有效屏蔽栅槽11拐角处的高电场，提高了栅氧可靠性和器件耐压能力，进一步改善器件的击穿特性。

本实施例的集成tjbs的碳化硅umosfet器件，通过刻蚀得到了较薄的n-外延区2，在经过刻蚀的n-外延区2表面导入沟槽结构(第一沟槽6和第二沟槽8)，使得第一p+注入区5和第二p+注入区7的深度大大增加，可以有效降低肖特基接触区域的表面电场，从而降低肖特基二极管的阻断泄漏电流，进一步地降低了器件的功耗。

优选地，栅槽11的深度为0.7μm-2μm，宽度为0.5μm-2μm。若栅槽11的深度太大，会增加制作难度，深度太小则增加结深作用不明显。栅槽11宽度太小，也不利于相应结深的增加。

可选地，n+衬底区1的厚度为200μm-500μm，掺杂浓度为5×10¹⁸cm^-3。

可选地，n-外延区2的厚度为6μm-12μm，掺杂浓度为6×10¹⁵cm^-3。

可选地，p-阱区3的深度为0.3μm-1.0μm，宽度为0.3μm-1.0μm，p-阱区3为高斯掺杂，表面掺杂浓度为5×10¹⁶cm^-3，峰值掺杂浓度为5×10¹⁸cm^-3。

可选地，n+注入区4的深度为0.1μm-0.5μm，宽度0.3μm-1μm，掺杂浓度为1×10¹⁹-1×10²⁰cm^-3。

可选地，第一p+注入区5和第二p+注入区7的深度为1.7μm-5μm，掺杂浓度为1×10¹⁹-1×10²⁰cm^-3，第一p+注入区5的宽度为1.2μm-1.5μm，第二p+注入区7的宽度为0.5μm-1μm。

可选地，栅极位于第一p+注入区5内部的宽度为0.2μm-0.7μm，也就是第一p+注入区5的左侧边缘距离栅槽11的右侧边缘的长度为0.2μm-0.7μm。

优选地，第一p+注入区5和第二p+注入区7之间的间距为1.5μm-5μm。若第一p+注入区5和第二p+注入区7之间的间距太小，相应的肖特基接触的区域无法很好地导通，若第一p+注入区5和第二p+注入区7之间的间距太大，整个器件的漏电流会过大，且器件面积过大，均不利于器件性能的提高。

优选地，第一沟槽6和第二沟槽8的深度为0.3μm-2.3μm，宽度为0.5μm-1.5μm。若第一沟槽6和第二沟槽8的深度太大，会增加制作难度，深度太小则增加结深作用不明显。而相应的，若第一沟槽6和第二沟槽8的宽度太大，会浪费器件面积，宽度太小也不利于相应结深的增加。

在本实施例中，栅极层12为多晶硅材料，栅介质层13为sio2材料。源极9为钛、镍、钼或钨材料，漏极10为钛、镍或银材料。

本实施例的集成tjbs的碳化硅umosfet器件，在器件内集成了肖特基二极管结构，避免了在应用过程中需要反并联额外的肖特基二极管作为续流二极管，在提升器件续流能力的同时，减小了器件元胞面积，从而降低器件制备成本。在第一p+注入区5和第二p+注入区7中引入沟槽结构(第一沟槽6和第二沟槽8)，使得第一p+注入区5和第二p+注入区7的深度增加，可以有效降低肖特基接触区域的表面电场，有效降低了肖特基二极管的阻断泄漏电流，提升了器件的抗雪崩能力，降低了器件功耗，提升了器件性能。

另外，第一p+注入区5和第二p+注入区7的深度大于栅槽11深度，且第一p+注入区5包围部分栅槽11，可以有效度降低栅槽11拐角处的电场，进一步改善器件的击穿特性。而且在经过刻蚀形成的较薄的n-外延区2表面导入沟槽结构，使得第一p+注入区5和第二p+注入区7的深度大大增加，进一步地降低了器件的功耗。

实施例二

请参见图2a-图2i，图2a-图2i是本发明实施例提供的一种集成tjbs的碳化硅umosfet器件的工艺示意图，该制备方法包括如下步骤：

步骤a：在n+衬底区1上采用外延生长的方式形成n-外延区2，如图2a所示。

先对厚度为350μm，掺杂浓度为5×10¹⁸cm^-3的sic衬底进行rca标准清洗，然后在n+衬底区1上外延生长厚度为10μm，掺杂浓度为6×10¹⁵cm^-3的n-外延区2。

步骤b：刻蚀形成较薄的n-外延区2，如图2b所示。

在n-外延区2上表面沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形，再通过icp刻蚀方法，刻蚀如图2b所示的部分深度的n-外延区2，形成较薄的n-外延区2，最后去胶，去刻蚀掩膜层。

步骤c：刻蚀形成第一沟槽6和第二沟槽8，如图2c所示。

在n-外延区2上，沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形，再通过icp刻蚀方法刻蚀n-外延区2，形成第一沟槽6和第二沟槽8，第一沟槽6和第二沟槽8的宽度为1μm，深度为1.3μm，最后去胶，去刻蚀掩膜层。

步骤d：在n-外延区2上表面进行阱注入，形成p-阱区3，在p-阱区3内进行n离子注入，形成n+注入区4，如图2d所示。

在n-外延区2上沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形，对突出部分的n-外延区2表面进行阱注入，注入离子为al离子，掺杂浓度为5×10¹⁶cm^-3，形成p-阱区3。在p-阱区3内进行n离子注入，掺杂浓度为1×10¹⁹cm^-3，形成n+注入区4，最后去胶，去刻蚀掩膜层。

步骤e：在n-外延区2上表面进行离子注入，形成第一p+注入区5和第二p+注入区7，如图2e所示。

在n-外延区2上沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形，通过al离子注入手段，对部分n-外延区2表面，第一沟槽6和第二沟槽8的内壁进行注入，掺杂浓度为1×10¹⁹cm^-3，形成第一p+注入区5和第二p+注入区7，最后去胶，去刻蚀掩膜层。其中，第一p+注入区5包围第一沟槽6，第二p+注入区7包围第二沟槽8。第一p+注入区5位于p-阱区3和n+注入区4的右侧，第一p+注入区5与第二p+注入区7之间具有间隔，并且控制间隔的距离为2μm。第一p+注入区5和第二p+注入区7的深度相等，并且大于p-阱区3的深度。

在本实施例中，离子注入完成后，利用碳膜溅射机在器件上表面形成碳膜，然后，通过高温退火对注入的离子(注入的所有离子)进行激活，退火温度为1650℃，退火时间为45min，之后通过氧化方法去除碳膜。

步骤f：刻蚀形成栅槽11，如图2f所示。

在器件上表面沉积形成掩模层，通过光刻刻蚀工艺形成掩模图形，再通过icp刻蚀方法，刻蚀部分宽度的n+注入区4、部分宽度的p-阱区3、部分宽度的第一p+注入区5和部分深度的n-外延区2以形成栅槽11，栅槽11的宽度为1.2μm，深度为1.4μm，最后去胶，去刻蚀掩膜层。本实施例中，栅槽11的右侧边缘距离第一p+注入区5的左侧边缘距离的长度为0.4μm。

步骤g：制备栅极，如图2g所示。

在栅槽11的内表面进行牺牲氧化，形成牺牲氧化层，再去除牺牲氧化层，之后采用热氧化方法生长一层二氧化硅，作为栅介质层13，并在一氧化氮的氛围内退火，退火温度1200℃，退火时间1h。采用化学气相沉积方法，沉积高掺多晶硅层，再通过光刻和刻蚀，形成多晶硅的栅极层12。

步骤h：制备源极9，如图2h所示。

在p-阱区3的左侧壁、n+注入区4的左侧壁与部分上表面、第一p+注入区5靠近第二p+注入区7一侧的上表面、第一沟槽6的内表面、第二p+注入区7的上表面以及第二沟槽8的内表面上沉积金属铝，并在氩气氛围下进行快速热退火工艺，退火温度1000℃，退火时间3min，以在金属铝与p-阱区3、n+注入区4、第一p+注入区5、第二p+注入区7的界面形成欧姆接触。在第一p+注入区5和第二p+注入区7之间的n-外延区2上沉积金属钛，并进行低温快速热退火工艺，退火温度500℃，退火时间2min，以在金属钛与n-外延区2的界面形成肖特基接触。金属铝和金属钛组成源极9，欧姆接触与肖特基接触是相连的。

步骤i：制备漏极10，如图2i所示。

在n+衬底区1的下表面沉积金属钛，作为漏极10。

应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。