[0001]
本发明的实施例是涉及一种用于产生等离子体的半导体处理设备，特别是涉及一种法拉第屏罩与包含法拉第屏罩的半导体处理设备及刻蚀设备。
背景技术：[0002]
等离子体技术广泛应用于半导体制造工艺中。举例来说，等离子体刻蚀是一种通常用于选择性处理、形成精细间距图案、光刻胶剥除等的刻蚀技术。在等离子体刻蚀系统中可以利用射频(radio frequency，rf)线圈来供应等离子体生成功率(plasma-creating power)并且在等离子体刻蚀系统中产生的等离子体可与目标(例如晶片、覆盖在晶片上方的任何层等)的表面反应以生成被移除的副产物，从而产生目标的经刻蚀的表面。随着半导体装置的按比例缩小，集成电路制造的复杂性增加。尽管现有的技术已经足以达到其预期目的，但所述技术并不是在所有方面都令人满意。
技术实现要素：[0003]
根据一些实施例，一种法拉第屏罩包括多个导电片以及间隔件，多个导电片分开排列在彼此旁边并沿着所述法拉第屏罩的圆周取向并且线圈缠绕在所述法拉第屏罩的所述圆周周围，间隔件插设在所述多个导电片中的相邻两者之间，以将所述多个导电片中的所述相邻两者彼此电隔离。
[0004]
根据一些实施例，一种半导体处理设备包括等离子体产生室、线圈及屏罩，等离子体产生室适于在其中产生等离子体，线圈环绕所述等离子体产生室并耦合到电源，屏罩插设在所述线圈与所述等离子体产生室之间并且包括沿着所述等离子体产生室的外壁不连续排列的多个导电片。
[0005]
根据一些实施例，一种刻蚀设备包括等离子体产生室、处理室、屏罩及线圈，等离子体产生室适于在其中产生等离子体，处理室设置在所述等离子体产生室下方并适于处理半导体工件，屏罩设置在所述等离子体产生室的外壁上并且包括沿着所述等离子体产生室的所述外壁彼此平行排列的多个导电片，线圈缠绕在所述屏罩的所述多个导电片周围，并耦合到电源以供应等离子体生成功率。
附图说明
[0006]
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]
图1是示出根据本公开一些实施例的半导体处理设备的示意性剖视图。
[0008]
图2是示出根据本公开一些实施例装有屏罩的状态的示意性立体图。
[0009]
图3a是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。
[0010]
图3b是示出根据本公开一些实施例的屏罩的导电片的示意性放大图。
[0011]
图4是示出根据本公开一些实施例的在图3a中概述的虚线框的示意性放大图。
[0012]
图5是示出根据本公开一些实施例的半导体处理设备的屏罩及线圈的示意性俯视图。
[0013]
图6是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。
[0014]
图7是示出根据本公开一些实施例的组装前的包括壳体及区块的屏罩的示意图。
[0015]
图8是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。
[0016]
图9是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。
[0017]
图10是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。
具体实施方式
[0018]
以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下描述部件及设置形式的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征与第二特征被形成为直接接触的实施例，也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例和/或配置之间的关系。
[0019]
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下方(below)”、“下方部位的(lower)”、“之上(above)”、“上方部位的(upper)”等空间相对性用语来描述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，本文中所用的空间相对性描述语可同样相应地进行解释。
[0020]
图1是示出根据本公开一些实施例的半导体处理设备的示意性剖视图。参照图1，半导体处理设备100包括用于产生等离子体的组件。在一些实施例中，半导体处理设备100被配置成对半导体工件执行等离子体刻蚀。作为另一选择，半导体处理设备100用于执行包括等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition)、溅射(sputtering)、灰化(ashing)、清洁等在内的等离子体工艺。
[0021]
举例来说，半导体处理设备100包括环绕等离子体产生室10的屏罩110、设置在屏罩110周围并连接到电源20的线圈120及设置在等离子体产生室10的上游侧10a的气体入口130。在一些实施例中，线圈120耦合到电源20且其另一端可耦合到接地25。举例来说，接地25是附接到腔室盖体(chamber lid)的一部分的接地片(grounding tab)或者接地的一些其他导体。在一些实施例中，电源20以期望的频率向线圈120提供射频(radio frequency，rf)功率，以产生流经线圈120的rf电流。可通过施加的rf电流或递送到线圈120的功率来控制等离子体密度。基于磁场的时间变化，可在等离子体产生室10中产生电场。如图1所示，rf电流产生轴向磁场(axial magnetic field)b及合成方位电场(resultant azimuthal electric field)e。
[0022]
施加到线圈120的高电压可沿着线圈120产生静电场。举例来说，由线圈120产生的电场使从气体入口130流入的气体离子化，以在等离子体产生室10中产生等离子体30。应注意，为了便于例示，在图1中简化了包括管线及气体供应系统的气体入口130，并且可从气体
入口130供应气体(例如惰性气体、处理气体等)用于等离子体产生。在本文中使用的用语“等离子体”可指包括离子、电子及中性物质等的等离子体产物。在一些实施例中，等离子体30的产生被限制在由线圈120环绕的等离子体产生室10中。
[0023]
在一些实施例中，屏罩110设置在等离子体产生室10的外壁10w上，并位于等离子体产生室10与线圈120之间。屏罩110可被称为法拉第屏罩(faraday shield)，其在优化射频功率效率方面发挥重要作用。提高的射频功率效率可有助于在用于半导体处理的等离子体产生室10中产生高密度等离子体，从而增加半导体制造工艺的生产率及良率。在一些实施例中，屏罩110具有圆柱形壳体的形状。在其他实施例中，屏罩110形成为中空方形柱的形状。屏罩110可采取各种形式，并且可以各种方式构建，如稍后将在其他实施例中所描述。在屏罩110具有圆柱形状的情形中，线圈120缠绕成环形或以螺旋方式缠绕以环绕屏罩110。应注意，在其他实施例中可使用其他类型的线圈，包括但不限于，在平面中或在等离子体产生室10上方的螺旋形线圈、或者用于将功率感应耦合到等离子体产生室10中的其他线圈。
[0024]
在一些实施例中，半导体处理设备100包括设置在等离子体产生室10的下游侧10b(例如与上游侧110a相对)的屏蔽(screen)140，用于防止工件w直接暴露于等离子体30。屏蔽140可以是离子屏蔽和/或紫外(ultraviolet，uv)线屏蔽。举例来说，等离子体30流经屏蔽140，使等离子体30中的电子可被排斥且正离子可被收集。在一些实施例中，屏蔽140用作挡板，使得高能光子(例如uv光)不能穿过屏蔽140。在一些实施例中，屏蔽140使等离子体产生室10与处理室15分离。举例来说，在等离子体产生室10的下方是处理室15，在所述处理室15中含有用于处理的工件w。
[0025]
在一些实施例中，等离子体30穿过屏蔽140到达处理室15，并与工件w的表面反应以生成被移除的副产物，从而产生工件w的被刻蚀的表面。可根据其他实施例执行任何种类的其他工艺。举例来说，工件w是半导体晶片或包括在上面形成一层(例如介电层、导电层、半导体材料层等)的半导体衬底。在一些实施例中，卡盘40(例如静电卡盘等)设置在处理室15中，用于在工件w存在时支撑工件w。在一些实施例中，排气装置150耦合到处理室15，并且至少一部分反应产物与所使用的反应气体一起通过排气装置150从处理室15排出。应注意，为便于例示，在图1中简化了包括管线及泵或其他排气系统的排气装置150。
[0026]
图2是示出根据本公开一些实施例装有屏罩的状态的示意性立体图，其中为便于例示，省略了半导体处理设备的一些元件，图3a是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图，图3b是示出根据本公开一些实施例的屏罩的导电片的示意性放大图，图4是示出根据本公开一些实施例的在图3a中概述的虚线框的示意性放大图，图5是示出根据本公开一些实施例的半导体处理设备的屏罩及线圈的示意性俯视图，其中屏罩的导电片的数量被示出用于例示目的。
[0027]
参照图2、图3a、图3b及图4，屏罩110包括多个导电片(conductive slice)112，导电片112沿着等离子体产生室10的圆周取向，并且在线圈120的缠绕方向wd上实质上彼此平行。应理解，尽管缠绕方向wd被示出为逆时针方向，但在其他实施例中，线圈可沿顺时针方向缠绕在屏罩周围。在一些实施例中，导电片112是被线圈120环绕的间隔开且轴向延伸的区段。举例来说，如图3b所示，各个导电片112具有沿着第一轴a1的长度，所述第一轴a1垂直于设置线圈120的第二轴a2。举例来说，第一轴a1是z轴。导电片112可以是任何材料或材料的组合，只要所述材料是导电的即可。举例来说，导电片112的材料包括铝、铁、铜、硅钢片、
银、金、铂、金属合金、其组合等。
[0028]
在一些实施例中，每个导电片112具有实质上平行于等离子体产生室10的外壁10w的小平面(facet)112s(在图1中标记)。各个导电片112的每个小平面112s可具有由沿第一轴a1延伸的两个侧边(1121及1122)界定的小平面宽度，其中第一轴a1实质上垂直于线圈120缠绕的第二轴a2。小平面宽度可被视为各个导电片112的厚度t。在一些实施例中，分别位于等离子体产生室10的外壁10w的近端及远端的两个相对的小平面112s具有近似相同的小平面宽度。举例来说，各个导电片112的顶表面或底表面形成为矩形(或正方形)形状。在其他实施例中，相对的小平面112s具有不同的小平面宽度。举例来说，位于等离子体产生室10的外壁10w的近端的小平面112s的小平面宽度大于位于等离子体产生室10的外壁10w的远端的小平面112s的小平面宽度。举例来说，第一种类型的导电片112的顶表面或底表面形成为梯形形状，所述梯形形状在远离等离子体产生室10的外壁10w的方向上逐渐变细。作为另一选择，位于等离子体产生室10的外壁10w的远端的小平面112s的小平面宽度大于位于等离子体产生室10的外壁10w的近端的小平面112s的小平面宽度。举例来说，各个导电片112的顶表面或底表面形成为梯形形状，所述梯形形状朝向等离子体产生室10的外壁10w逐渐变细。
[0029]
应理解，与屏罩110相交的磁场产生涡流(eddy current)且涡流可能消耗功率，此由于屏罩110的电阻而产生损耗。举例来说，在操作期间，包括侧边1121及1122的每个导电片112在其间形成涡流，如由箭头ed所指。应理解，屏罩110的涡流损耗与屏罩110的厚度t的平方成正比。根据涡流损耗公式，如果各个导电片112的厚度t为小的话，那么涡流损耗的减小是有效的。举例来说，由涡流引起的损耗可通过不连续或切片的屏罩来最小化，从而高效地产生磁场。在一些实施例中，各个导电片112的厚度t介于约0.01mm到约10mm的范围内。应注意，各个导电片112的厚度t可依据用于制作屏罩110的技术和/或半导体处理设备100的工艺要求来选择。
[0030]
在一些实施例中，如图3b所示，屏罩110包括不同类型的导电片(例如112a、112b、112c及112d)，这些导电片分开地排列并且从等离子体产生室10的中心沿径向地向外延伸。举例来说，一种类型的导电片(例如112a、112b及112c)具有近似长方体的形状。在一些实施例中，第一种类型的导电片(例如112a、112b及112c)具有不同的长度。举例来说，各个导电片112的小平面112s具有由沿着第二轴a2延伸并连接到侧边1121及1122的顶边1123及底边1124界定的小平面长度。小平面长度可被视为第一种类型的导电片(例如112a、112b及112c)的长度l。在一些实施例中，第一种类型的导电片(例如112a、112b及112c)具有不同的长度。举例来说，位于屏罩110顶部的导电片112a比位于屏罩110中间部位的导电片112b短和/或比位于屏罩110底部的导电片112c短。在其他实施例中，依据产品要求，第一种类型的导电片(例如112a、112b及112c)的长度实质上相同或相似。应注意，导电片112的长度l取决于产品要求且在本公开中不应被解释为具有限制性。
[0031]
在一些实施例中，屏罩110包括另一种类型的导电片(例如112d)。举例来说，各个导电片112d具有具凹槽的长方体形状。举例来说，各个导电片112d包括位于等离子体产生室10的外壁10w的近端的细长小平面112s及位于等离子体产生室10的外壁10w的远端的多于一个分立的小平面112s。在一些实施例中，各个导电片112d的细长小平面112s与分立的小平面112s彼此相对，并且细长小平面112s的小平面宽度可实质上等于分立的小平面112s
的小平面宽度。作为另一选择，细长小平面112s的小平面宽度不同于分立的小平面112s的小平面宽度。举例来说，位于等离子体产生室10的外壁10w的近端的细长小平面112s的小平面宽度大于位于等离子体产生室10的外壁10w的远端的各个分立的小平面112s的小平面宽度。举例来说，第二种类型的导电片112d的顶表面或底表面形成为梯形形状，所述梯形形状在远离等离子体产生室10的外壁10w的方向上逐渐变细。作为另一选择，位于等离子体产生室10的外壁10w的远端的各个分立的小平面112s的小平面宽度大于位于等离子体产生室10的外壁10w的近端的细长小平面112s的小平面宽度。举例来说，各个导电片112d的顶表面或底表面形成为梯形形状，所述梯形形状朝向等离子体产生室10的外壁10w逐渐变细。各个导电片112d的顶表面或底表面可朝着与第一种类型的导电片(例如112a、112b及112c)的顶表面或底表面相同的方向逐渐变细。在其他实施例中，各个导电片112d的顶表面或底表面可朝着与第一种类型的导电片(例如112a、112b及112c)的顶表面或底表面相反的方向逐渐变细。
[0032]
在一些实施例中，第一种类型的导电片(112a、112b及112c)与第二种类型的导电片112d具有相同或相似的厚度，以便产生均匀的磁场。各个导电片112d可包括上方部位、下方部位及连接到上方部位及下方部位的中间部位。各个导电片112d的上方部位可具有与位于屏罩110顶部的导电片112a相同或相似的形状，并且各个导电片112d的下方部位可具有与位于屏罩110底部的导电片112c相同或相似的形状。各个导电片112d的中间部位可比位于屏罩110中间的导电片112b长。在一些实施例中，导电片(112a、112b及112c)沿着第一轴a1分开地排列，并且各个导电片112d的总长度大于导电片(112a、112b及112c)的总长度。导电片112d的总长度可被视为屏罩110的高度。
[0033]
在一些实施例中，导电片112d可被配置成邻接导电片(112a、112b及112c)。举例来说，导电片112d实质上平行于不连续且垂直排列的导电片(112a、112b及112c)。在实施例中，第一种类型与第二种类型的导电片112沿着等离子体产生室10的圆周交替地排列。在一些实施例中，一组第一种类型的导电片112与一组第二种类型的导电片以重复排列进行配置，其中所述一组第一种类型的导电片包括沿着等离子体产生室10的圆周分开排列的导电片(例如位于屏罩顶部的112a、位于屏罩中间部位的112b及位于屏罩底部的112c)并且所述一组第二种类型的导电片包括沿着等离子体产生室10的圆周分开地排列的导电片112d。作为另一选择，第一种类型与第二种类型的导电片112以非重复图案(例如随机图案)排列。
[0034]
在一些实施例中，第一种类型的导电片(例如112a、112b及112c)的宽度(例如w及w’)是侧边1125沿着第三轴a3延伸的距离，其中第三轴a3垂直于第一轴a1及第二轴a2。在一些实施例中，导电片(例如分别位于屏罩110顶部及底部的112a及112c)具有相同或相似的宽度w。在一些实施例中，导电片(112a及112c)的宽度w大于位于屏罩110中间部位的导电片112b的宽度w’。在一些实施例中，导电片(112a及112c)的宽度w对应于导电片112d的上方部位及下方部位的宽度，并且导电片112b的宽度w’对应于导电片112d的中间部位的宽度。应注意，在本文中示出的屏罩的形状是一个实例。屏罩110可包括多于两种类型的导电片或可包括单一类型(例如第一类型、第二类型或其他类型)的导电片。此外，导电片的其他形状、尺寸及配置也是可能的，只要在屏罩110中涡流损耗被高效地减小即可。
[0035]
继续参照图3a、图4及图5，相邻的导电片112可彼此电隔离。举例来说，两个相邻的导电片112在空间上彼此分离。在一些实施例中，每两个相邻的导电片112可在其间界定相
应的间隙g，所述间隙g由一个导电片112的第一边缘1121及另一导电片112的第二边缘1122界定。举例来说，与任何其他导电片112分离的每个导电片112可避免在导电片112上产生大量涡流，从而减小由屏罩110产生的涡流损耗。应注意，在本文中提供的附图不是按比例绘制的且用于例示目的。在一些实施例中，间隙g小于相应导电片112的厚度t。作为另一选择，间隙g大于或实质上等于导电片112的厚度t。
[0036]
在一些实施例中，间隙g是低导电性区域，所述区域可限制屏罩110中的涡流流动。举例来说，屏罩110包括形成在间隙g中的间隔件114，以将每两个相邻的导电片112间隔开。导电片112可嵌设在间隔件114中，并且至少导电片112的面向线圈120的小平面112s可被间隔件114暴露出。在一些实施例中，间隔件114包括多个间隔片，并且导电片112与间隔片可交替地排列。间隔件114的材料可比导电片112的导电性低得多，或者可以是绝缘体。所述多个导电片112及间隔件114的结合体形成屏罩110。
[0037]
举例来说，间隔件114的材料包括塑料聚合物、橡胶、环氧树脂、陶瓷、其组合、任何电绝缘材料等。在一些实施例中，相邻的导电片112通过间隔件114连接。举例来说，间隔件114包含粘合材料，其可由胶层、涂层、薄粘合膜等形成。可单独使用或结合使用多种技术来制作屏罩110。举例来说，屏罩110可通过注射成型(injection molding)、三维(three-dimensional，3d)列印或任何合适的技术来制作。在采用注射成型的一些实施例中，导电片112被预成型并插到具有如上所述的预期排列的模腔(图中未示出)中，然后间隔件114的材料被注射到模腔中，以产生屏罩110的最终集成组件。
[0038]
在一些实施例中，空腔c1形成在屏罩110顶部的一行导电片112a与屏罩110中间部位的一行导电片112b之间。空腔c2也可形成或不形成在屏罩110底部的一行导电片112c与屏罩110中间部位的一行导电片112b之间。空腔(例如c1和/或c2)可以是气腔(air cavity)或可由绝缘体填充。在其他实施例中，任何的相邻导电片(例如112a、112b、112c及112d)之间的间隙g及空腔(c1及c2)被间隔件114填充，以产生具有完整外表面的屏罩110。
[0039]
在其中具有圆柱形状的屏罩110被线圈120环绕的某些实施例中，屏罩110可具有足够大的内径di以处理半导体工件(例如具有约300mm直径或具有其他尺寸的半导体晶片)。包括不连续排列的导电片的屏罩可应用于电感耦合等离子体(induced coupled plasma，icp)工具或变压器耦合等离子体(transformer coupled plasma，tcp)反应器，其不限于此。应注意，可改变导电片112及间隔件114的数量、形状及大小以适应不同的工艺要求。在本文中所示的屏罩是作为实例提供的，在仍保持在本公开范围内的同时可实施其变型。
[0040]
图6是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图，图7是示出根据本公开一些实施例的组装前的包括壳体及区块的屏罩的示意图。
[0041]
参照图6及图7，提供了适于被半导体处理设备的线圈环绕的屏罩210。半导体处理设备中的屏罩210的配置可类似于如上所述的半导体处理设备100的屏罩110，因此为简洁起见，省略了详细描述。屏罩210可被称为法拉第屏罩，其在提高半导体处理设备的射频功率效率方面发挥重要作用。举例来说，屏罩210被设计成抑制或减少涡流，以避免屏罩210产生涡流损耗。
[0042]
在一些实施例中，屏罩210包括壳体212及嵌设在壳体212中的多个区块214。举例来说，壳体212包括上方部位212a、下方部位212c及分别连接到上方部位212a及下方部位
212c的多个中间部位212b。在一些实施例中，上方部位212a及下方部位212c的形状是圆形的，并且中间部位212b沿着上方部位212a及下方部位212c的圆周分开取向。作为另一选择，上方部位212a及下方部位212c可以是例如圆形、正方形、矩形、椭圆形等任何形状。上方部位212a与下方部位212c包含相同或相似的导电材料，所述导电材料包括铝、铁、铜、硅钢片、银、金、铂、金属合金、其组合等。
[0043]
在一些实施例中，中间部位212b在屏罩210的中间的周围分开地分布。举例来说，中间部位212b中的相邻两者在空间上彼此间隔开间隙c3。间隙c3可以是空气间隙或由绝缘体(图中未示出)填充。在实施例中，各个间隙c3形成为中间部位212b中的相邻两者之间的近似i形间隙。各个间隙c3的形状可取决于相邻中间部位212b的形状，其不限于此。在一些实施例中，线圈120缠绕在屏罩210的中间部位212b周围。举例来说，中间部位212b中的每一者包括中间框架b1及至少两个分别延伸以连接到上方部位212a及下方部位212c的柱体b2。中间部位212b的中间框架b1可被线圈120环绕。中间框架b1及柱体b2可一体成形，并且可包含相同或相似的导电材料，所述导电材料包括铝、铁、铜、硅钢片、银、金、铂、金属合金、其组合等。
[0044]
在一些实施例中，各个中间部位212b的柱体b2中的一者连接到中间框架b1的上方中间边缘及上方部位212a，并且各个中间部位212b的柱体b2中的另一者连接到中间框架b1的下方中间边缘及下方部位212c。在其他实施例中，多于两个柱体b2分布在中间框架b1的上边缘(和/或下边缘)处。在一些实施例中，中间框架b1的宽度b1w实质上与各个柱体b2的宽度b2w相同或相似。作为另一选择，中间框架b1的宽度b1w大于或小于各个柱体b2的宽度b2w。中间框架b1的宽度b1w及各个柱体b2的宽度b2w被设计成抑制或最小化屏罩210内的涡流。应注意，各个柱体b2的数量及形状在本公开中不构成限制，只要柱体b2能够为中间框架b1提供支撑以连接上方部位212a及下方部位212c即可。
[0045]
中间框架b1可设置有窗口b1a。在一些实施例中，中间框架b1是具有中空中心部的大致矩形的中间框架。应注意，各个中间部位212b的每个中间框架b1的形状未必限于矩形、圆形、椭圆形、三角形、多边形等。在一些实施例中，所述多个区块214中的每一者被固定在中间部位212b的相应中间框架b1的窗口b1a中的一者内的适当位置。举例来说，各个区块214在形状上与中间框架b1的对应窗口b1a互补。
[0046]
在一些实施例中，每个区块214包括不连续地排列在彼此旁边的多个导电片214a。导电片214a可沿着线圈120的缠绕方向分开地排列并且与线圈120交叠。举例来说，导电片214a是由线圈120环绕的间隔开且纵向延伸的区段。各个片可形成为矩形(或正方形)的形状。举例来说，导电片214a以间隙并排地排列，并且各个导电片214a沿着第一轴a1延伸，其中所述第一轴a1垂直于线圈120缠绕的第二轴a2。导电片214a可以是所提供的导电材料的任何材料或其组合，例如铝、铁、铜、硅钢片、银、金、铂、金属合金、其组合等。在一些实施例中，每个导电片214a具有面向线圈120的小平面214s，并且小平面214s的小平面宽度214sw可由沿着第一轴a1延伸的两个侧边(2141及2142)界定。
[0047]
在一些实施例中，各个导电片214a的小平面宽度214sw实质上与中间框架b1的宽度b1w相同或相似。作为另一选择，中间框架b1的宽度b1w大于或小于导电片214a的小平面宽度214sw。在一些实施例中，导电片214a的小平面宽度214sw实质上是均匀的。举例来说，各个导电片214a的小平面宽度214sw介于约0.01mm到约10mm的范围内。应注意，导电片214a
的小平面宽度214sw可依据用于制作屏罩210的技术及半导体处理设备的工艺要求来调整。可根据需要改变导电片的数量、区块的片形状及片大小，以适应不同的半导体处理要求。
[0048]
在一些实施例中，在操作期间，包括侧边(2141及2142)的每个导电片214a在其间形成涡流，如由图7中的箭头ed所示。应理解，屏罩210的涡流损耗与导电片214a的小平面宽度214sw的平方成正比。通过将屏罩210的中间部位212b分成在中间框架b1的窗口b1a中具有片状导电材料的多个区块214，可最小化由线圈120发射的射频功率在屏罩210中产生的涡流损耗，从而高效地产生磁场并增强射频功率效率。提高的射频功率效率可产生具有更高密度的等离子体，从而增大半导体制作工艺的生产率及良率。
[0049]
在一些实施例中，各个区块214包括设置在相邻导电片214a之间的间隔件214b。在一些实施例中，区块214的间隔件214b由导电性比导电片214a低得多的材料制成，以限制屏罩110的中间部位212b中的涡流流动。在一些实施例中，间隔件214b包含塑料聚合物、橡胶、环氧树脂、陶瓷及其组合或任何可将导电片214a彼此电隔离的电绝缘材料。在一些实施例中，各个导电片214a被间隔件214b环绕。举例来说，导电片214a嵌设在间隔件214b中，并且至少导电片214a的面向线圈120的小平面214s可被间隔件214b暴露出。相邻两个导电片214a之间的间隔件214b的一部分的宽度可小于相应导电片214a的小平面宽度214sw。在其他实施例中，相邻导电片214a之间的间隔件214b的一部分的宽度实质上等于或大于相应导电片214a的小平面宽度214sw。
[0050]
举例来说，间隔件214b至少覆盖相应导电片214a的侧边(2141及2142)。在一些实施例中，连接到侧边(2141及2142)的顶边及底边(2143及2144)也被间隔件214b覆盖，使得插设到窗口b1a中的导电片214a与对应的中间框架b1间隔开。在间隔件214b由电绝缘材料制成的实施例中，各个区块214的导电片214a与对应的中间框架b1电隔离。在一些实施例中，间隔件214b以均匀的宽度形成。在实施例中，间隔件214b的位于相邻导电片214a的侧边之间的一部分比所述间隔件的位于相应导电片214a的顶边(或底边)与中间框架b1之间的一部分窄。作为另一选择，间隔件214b的位于相邻导电片214a的侧边之间的一部分比所述间隔件的位于相应导电片214a的顶边(或底边)与中间框架b1之间的一部分宽。
[0051]
在一些实施例中，相邻的导电片214a通过间隔件214b连接。举例来说，间隔件214b包含粘合材料，其可由胶层、涂层、薄粘合膜等形成。可根据需要改变间隔件的材料、形状及大小，以适应不同的半导体处理要求。在一些实施例中，壳体212与区块214是分开形成的。中间框架b1的窗口b1a可由与区块214的形状实质上互补的形状形成。应注意，出于说明目的，图7中仅示出了一个区块214。一经组装，各个区块214便被装配到中间框架b1的对应窗口b1a中，并且由间隔件214b暴露出的导电片214a的小平面214s可面向线圈120的内周边表面。在某些实施例中，其中各个区块214的间隔件214b包括粘合材料并且至少缠绕在导电片214a的边缘周围，使得各个区块214可通过间隔件214b粘合到中间框架b1。应注意，图7中所示的屏罩210的区块214及壳体212是说明性的实例，并且不应被视为对本公开的限制。
[0052]
图8是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。参照图8并同时参照图6，提供了适于被半导体处理设备的线圈环绕的屏罩310。屏罩310可被称为法拉第屏罩，其在提高半导体处理设备的射频功率效率方面发挥重要作用。举例来说，屏罩310被设计成抑制或减少涡流，以避免屏罩310产生涡流损耗。半导体处理设备中的屏罩310可类似于图6中描述的屏罩210，因此为简洁起见，省略了详细描述。屏罩210与310之
间的差异包括中间部位312b的配置。
[0053]
举例来说，多个中间部位312b分别连接到上方部位212a及下方部位212c。在一些实施例中，中间部位312b分开地围绕在屏罩310的中间分布。举例来说，中间部位312b中的相邻两者在空间上彼此间隔开间隙c3。间隙c3可以是空气间隙或由绝缘体(图中未示出)填充。在实施例中，各个间隙c3形成为中间部位312b中的相邻两者之间的近似i形间隙。各个间隙c3的形状可取决于相邻中间部位312b的形状，其不限于此。在一些实施例中，线圈120缠绕在屏罩310的中间部位312b周围。举例来说，中间部位312b中的每一者包括中间框架b1’及至少两个分别延伸以连接到上方部位212a及下方部位212c的柱体b2。中间部位312b的中间框架b1’可被线圈120环绕。中间框架b1’及柱体b2可一体成形，并且可包含相同或相似的导电材料，所述导电材料包括铝、铁、铜、硅钢片、银、金、铂、金属合金、其组合等。
[0054]
在一些实施例中，各个中间框架b1’设置有沿着横向方向(即第二轴a2)分开地排列的多个导电片3122。举例来说，各个导电片3122沿着纵向方向(即第一轴a1)延伸。导电片3122可由与中间框架b1’相同或相似的导电材料制成。举例来说，导电片3122与中间框架b1’一体成形或固定到中间框架b1’。在一些实施例中，导电片3122具有均匀的尺寸。在其他实施例中，导电片具有不同的尺寸，如将在稍后进行描述。应注意，中间框架及导电片的形状未必限于矩形、圆形、椭圆形、三角形、多边形等。在一些其他实施例中，单个导电片3122设置在中间框架b1’上。还应注意，图8中所示的导电片3122的数量仅为实例且不构成对本公开的限制。
[0055]
在一些实施例中，中间框架b1’与邻近中间框架b1’的导电片3122可通过间隙g1彼此间隔开。相邻的导电片3122可通过间隙g2彼此间隔开。在一些实施例中，导电片3122通过均匀的间隙g1及g2均等分布。在一些其他实施例中，间隙g1的尺寸大于或小于间隙g2的尺寸。在一些实施例中，间隔件3126填充间隙g1及g2，以使相邻的导电片3122在侧向上彼此分离，并且还使导电片3122与中间框架b1’分离。举例来说，间隔件3126包括塑料聚合物、橡胶、环氧树脂、陶瓷、其组合或其他合适的电绝缘材料。再次说明，图8中所示的中间部位312b的配置仅为实例并可依据产品及工艺要求进行调整。
[0056]
图9是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。参照图9并同时参照图8，提供了适于被半导体处理设备的线圈环绕的屏罩410。屏罩410可被称为法拉第屏罩，其在提高半导体处理设备的射频功率效率方面发挥重要作用。举例来说，屏罩410被设计成抑制或减少涡流，以避免屏罩310产生涡流损耗。半导体处理设备中的屏罩410可类似于图8中描述的屏罩310，因此为简洁起见，省略了详细描述。屏罩310与410之间的差异包括中间部位412b的配置。
[0057]
中间部位412b的中间框架b1”可被线圈120环绕。中间框架b1”与柱体b2可一体成形，并可包含相同或相似的导电材料，所述导电材料包括铝、铁、铜、硅钢片、银、金、铂、金属合金、其组合等。在一些实施例中，各个中间框架b1”设置有沿着横向方向(即第二轴a2)交替且分开排列的多个第一导电片4122及多个第二导电片4124。举例来说，各个第一导电片4122及各个第二导电片4124沿着纵向方向(即第一轴a1)延伸。第一导电片4122及第二导电片4124可由与中间框架b1’相同或相似的导电材料制成。举例来说，第一导电片4122及第二导电片4124与中间框架b1”一体成形或固定到中间框架b1”。
[0058]
在一些实施例中，第一导电片4122与第二导电片4124具有相同或相似的长度，而
第一导电片4122的宽度4122w大于第二导电片4124的宽度4124w。在其他实施例中，第一导电片4122的宽度4122w实质上等于或小于第二导电片4124的宽度4124w。应注意，中间框架及导电片的形状未必限于矩形、圆形、椭圆形、三角形、多边形等。在一些其他实施例中，单个第一导电片4122及单个第二导电片4124可分开设置在中间框架b1’上。还应注意，图9中所示的第一导电片4122及第二导电片4124的数量仅为实例且不被解释为对本公开的限制。
[0059]
中间框架b1”与邻近中间框架b1”的第二导电片4124可通过间隙g1’彼此间隔开，并且第一导电片4122与邻近第一导电片4122的第二导电片4124可通过间隙g2’彼此间隔开。在一些实施例中，间隙g1’的尺寸大于或实质上等于间隙g2’的尺寸。作为另一选择，间隙g1’的尺寸小于间隙g2’的尺寸。中间框架b1”与第二导电片4124之间的间隙g1’可在各个区域之间变化。第一导电片4122与第二导电片4124之间的间隙g2’也可在各个区域之间变化。在一些实施例中，间隔件4126填充间隙g2’，以使第一导电片4122与邻近的第二导电片4124在侧向上分离。间隔件4126也可填充中间框架b1’与第二导电片4124之间的间隙g1’。间隔件4126的材料可类似于图8中描述的间隔件3126。在一些实施例中，第一导电片4122设置在中间框架b1”的旁边，并且中间框架b1”与邻近中间框架b1”的第一导电片4122可通过间隙彼此间隔开。在此种情况下，间隔件4126可填充中间框架b1’与第一导电片4122之间的间隙。再次说明，图9中所示的中间部位412b的配置仅为实例并可根据产品及工艺要求进行调整。
[0060]
图10是示出根据本公开一些实施例的半导体处理设备的屏罩的示意性立体图。参照图10并同时参照图3a，提供了包括分开且交替排列的多个第一导电片5112及多个第二导电片5114的屏罩510。屏罩510可类似于图3a中描述的屏罩110，因此为简洁起见，不再予以赘述。屏罩510与110之间的差异包括各个第一导电片5112的厚度不同于各个第二导电片5114的厚度。
[0061]
举例来说，各个第一导电片5112的厚度t1大于各个第二导电片5114的厚度t2。在一些实施例中，第一导电片5112的厚度t1比第二导电片5114的厚度t2大几倍或百倍。作为另一选择，第一导电片5112的厚度t1可比第二导电片5114的厚度t2大千倍。应注意，第一导电片5112及第二导电片5114的尺寸可依据产品及工艺要求而变化。在一些实施例中，在相邻的第一导电片5112与第二导电片5114之间形成间隙g’。举例来说，第一导电片5112与第二导电片5114通过均匀的间隙g’彼此间隔开。在一些实施例中，间隙g’沿着等离子体产生室10的圆周在各个区域之间变化。
[0062]
在一些实施例中，间隔件5116形成在间隙g’中，以使相邻的第一导电片5112与第二导电片5114实体分离。在一些实施例中，第一导电片5112及第二导电片5114嵌设在间隔件5116中，并且至少各个第一导电片5112及各个第二导电片5114的面向线圈的小平面可被间隔件5116暴露出。在一些实施例中，间隔件5116包括多个间隔片，并且导电片(例如5112及5114)与间隔片交替排列。间隔件5116的材料的导电性可比导电片低得多，或者可以是绝缘体。在一些实施例中，间隔件5116的材料类似于图3a中描述的间隔件114。可单独使用或结合使用多种技术来制作屏罩510。举例来说，屏罩510可通过注射成型、三维(3d)列印或任何合适的技术来制作。第一导电片5112、第二导电片5114及间隔件5116的结合体形成屏罩510。
[0063]
根据一些实施例，提供一种法拉第屏罩。所述法拉第屏罩包括多个导电片及间隔
件，所述间隔件插设在所述多个导电片中的相邻两者之间以将所述多个导电片中的所述相邻两者彼此电隔离。所述多个导电片分开排列在彼此旁边并沿着所述法拉第屏罩的圆周取向。线圈缠绕在所述法拉第屏罩的所述圆周周围。
[0064]
在一些实施例中，所述多个导电片包括多个第一片以及第二片，多个第一片沿着所述法拉第屏罩的高度方向排列，第二片排列在所述多个第一片的旁边，并且包括大于所述多个第一片的总长度的长度。在一些实施例中，所述多个导电片中的所述相邻两者通过所述间隔件彼此粘合。在一些实施例中，所述多个导电片中的每一者包括面向所述线圈的小平面，并且所述小平面的长度沿着所述法拉第屏罩的高度方向延伸。在一些实施例中，法拉第屏罩还包括壳体，壳体设置有窗口，所述多个导电片与所述间隔件的结合体嵌设在所述壳体的所述窗口中。在一些实施例中，所述壳体的所述窗口位于所述壳体的中间部位，并且所述线圈与所述窗口交叠。
[0065]
根据一些替代实施例，提供一种半导体处理设备。所述半导体处理设备包括：等离子体产生室，适于在其中产生等离子体；线圈，环绕所述等离子体产生室并耦合到电源；以及屏罩，插设在所述线圈与所述等离子体产生室之间。所述屏罩包括沿着所述等离子体产生室的外壁不连续排列的多个导电片。
[0066]
在一些实施例中，所述屏罩还包括间隔件，间隔件插设在所述多个导电片中的相邻两者之间并使所述相邻两者彼此电隔离。在一些实施例中，所述间隔件包含粘合材料，以粘合所述多个导电片中的所述相邻两者。在一些实施例中，所述屏罩的所述多个导电片中的每一者包括面向所述线圈的小平面，并且所述小平面的长度沿着所述屏罩的高度方向延伸。在一些实施例中，所述屏罩还包括壳体，壳体设置有窗口，所述多个导电片与多个间隔件交替地排列在所述窗口内。在一些实施例中，所述多个导电片中的相邻两者通过所述多个间隔件中的一者电隔离。在一些实施例中，所述多个导电片通过所述多个间隔件与所述壳体电隔离。
[0067]
根据一些替代实施例，提供一种刻蚀设备。所述刻蚀设备包括：等离子体产生室，适于在其中产生等离子体；处理室，设置在所述等离子体产生室下方，并适于处理半导体工件；屏罩，设置在所述等离子体产生室的外壁上；以及线圈，耦合到电源以供应等离子体生成功率。所述屏罩包括沿着所述等离子体产生室的所述外壁彼此平行排列的多个导电片。所述线圈缠绕在所述屏罩的所述多个导电片周围。
[0068]
在一些实施例中，所述屏罩还包括绝缘间隔件，绝缘间隔件插设在所述多个导电片中的相邻两者之间，以将所述多个导电片中的所述相邻两者彼此电隔离。在一些实施例中，所述绝缘间隔件包含粘合材料，以粘合所述多个导电片中的相邻两者。在一些实施例中，所述屏罩的所述多个导电片中的每一者包括沿着所述等离子体产生室的所述外壁延伸的长度及沿着所述等离子体产生室的圆周延伸的宽度。在一些实施例中，所述屏罩还包括壳体，壳体设置有窗口，所述多个导电片分开地设置在所述窗口内。在一些实施例中，所述多个导电片与所述壳体电隔离并通过绝缘间隔件彼此分离。在一些实施例中，所述多个导电片通过绝缘间隔件粘合到所述壳体。
[0069]
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，其可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍
的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下对其作出各种改变、代替及变更。
[0070]
[符号的说明]
[0071]
10：等离子体产生室
[0072]
10a：上游侧
[0073]
10b：下游侧
[0074]
10w：外壁
[0075]
15：处理室
[0076]
20：电源
[0077]
25：接地
[0078]
30：等离子体
[0079]
40：卡盘
[0080]
100：半导体处理设备
[0081]
110、210、310、410、510：屏罩
[0082]
112、112a、112b、112c、112d、214a、3122：导电片
[0083]
112s、214s：小平面
[0084]
114、214b、3126、4126、5116：间隔件
[0085]
120：线圈
[0086]
130：气体入口
[0087]
140：屏蔽
[0088]
150：排气装置
[0089]
212：壳体
[0090]
212a：上方部位
[0091]
212b：中间部位
[0092]
212c：下方部位
[0093]
214：区块
[0094]
214sw：小平面宽度
[0095]
312b、412b：中间部位
[0096]
1121：侧边/第一边缘
[0097]
1122：侧边/第二边缘
[0098]
1123：顶边
[0099]
1124、2143、2144：底边
[0100]
1125、2141、2142：侧边
[0101]
4122、5112：第一导电片
[0102]
4122w：第一导电片的宽度
[0103]
4124、5114：第二导电片
[0104]
4124w：第二导电片的宽度
[0105]
a1：第一轴
[0106]
a2：第二轴
[0107]
a3：第三轴
[0108]
b：轴向磁场
[0109]
b1、b1’、b1”：中间框架
[0110]
b1a：窗口
[0111]
b1w：中间框架的宽度
[0112]
b2：柱体
[0113]
b2w：柱的宽度
[0114]
c1、c2：空腔
[0115]
c3、g、g’、g1、g1’、g2、g2’：间隙
[0116]
di：内径
[0117]
e：合成的方位角电场
[0118]
ed：箭头
[0119]
l：长度
[0120]
t、t1、t2：厚度
[0121]
w：工件/宽度
[0122]
w’：宽度
[0123]
wd：缠绕方向